青青草v11av,国内特级毛片三级黄色人妇,无码黄片视频成人综合色在线

基于算法的DSP硬件結(jié)構(gòu)分析

數(shù)字信號(hào)處理器(DSP)是專門針對(duì)數(shù)字信號(hào)處理運(yùn)算而設(shè)計(jì)的微處理器芯片。本文在介紹DSP算法特點(diǎn)的基礎(chǔ)上，指出了DSP的基本結(jié)構(gòu)組成以及當(dāng)前主流DSP的兩種典型體系結(jié)構(gòu)，分析了這兩種結(jié)構(gòu)各自的優(yōu)缺點(diǎn)，最后根據(jù)DSP應(yīng)用領(lǐng)域的新情況以及微處理器體系結(jié)構(gòu)的發(fā)展，對(duì)DSP結(jié)構(gòu)的發(fā)展提出了一些看法。

單片機(jī)
2008-04-30

DSP 硬件結(jié)構(gòu) BSP 數(shù)字信號(hào)處理
基于FPGA的USB2.0控制器設(shè)計(jì)

介紹了一種用VHDL設(shè)計(jì)USB2.0功能控制器的方法，詳術(shù)了其原理和設(shè)計(jì)思想，并在FPGA上予以實(shí)現(xiàn)。

電子設(shè)計(jì)自動(dòng)化
2008-04-30

FPGA DMA USB2.0 控制器設(shè)計(jì)
FPGA在微處理器系統(tǒng)中的在應(yīng)用配置

ALTERA公司SRAM工藝可編程器件應(yīng)用廣泛，專用配置器件比較昂貴。在具有微處理器的系統(tǒng)中，使用微處理器系統(tǒng)的存儲(chǔ)器來存儲(chǔ)配置數(shù)據(jù)，并通過微處理器配置FPGA，這種方法幾乎不增加成本。微處理器根據(jù)不同的程序應(yīng)用，采用不同的配置數(shù)據(jù)對(duì)FPGA進(jìn)行配置，使FPGA實(shí)現(xiàn)與該應(yīng)用有關(guān)的特定功能。詳細(xì)介紹了微處理器系統(tǒng)中連接簡單的被動(dòng)串行配置方法和被動(dòng)并行異步配置方法。

電子設(shè)計(jì)自動(dòng)化
2008-04-30

FPGA 微處理器處理器系統(tǒng) STATUS
加速ASIC/SoC原型設(shè)計(jì)的軟件技術(shù)

ASIC和SoC器件成本的逐步上升迫使半導(dǎo)體供應(yīng)商必須進(jìn)一步開拓各個(gè)器件的市場(chǎng)以尋求滿意的投資回報(bào)。日益增長的軟件使用為此提供了有效的機(jī)制，因?yàn)樵黾拥能浖?nèi)容等同于更多的功能和軟件變化提供了特定市場(chǎng)產(chǎn)品的差異化。

電子設(shè)計(jì)自動(dòng)化
2008-04-29

軟件 SoC 原型設(shè)計(jì) ASIC
連結(jié)USB閃存盤與PIC微控制器的簡單方案

本文介紹利用低成本PIC微控制器通過USB2.0全速橋接器芯片連接USB閃存盤之設(shè)計(jì)方法，其著眼于PIC微控制器及VNC1L智能型USB Host橋接器芯片之嵌入式接口的硬件設(shè)計(jì)，以及說明如何在PIC微控制器進(jìn)行程序開發(fā)，使普遍存在的USB閃存盤能在廣泛的嵌入式應(yīng)用中作為卸除式的儲(chǔ)存媒體。

智能硬件
2008-04-29

USB 閃存盤 PIC微控制器 BSP
使用新SRAM工藝實(shí)現(xiàn)嵌入式ASIC和SoC的存儲(chǔ)器設(shè)計(jì)

基于傳統(tǒng)六晶體管(6T)存儲(chǔ)單元的靜態(tài)RAM存儲(chǔ)器塊一直是許多嵌入式設(shè)計(jì)中使用ASIC/SoC實(shí)現(xiàn)的開發(fā)人員所采用的利器，因?yàn)檫@種存儲(chǔ)器結(jié)構(gòu)非常適合主流的CMOS工藝流程，不需要增添任何額外的工藝步驟。

智能硬件
2008-04-29

存儲(chǔ)器 SoC SRAM ASIC
等離子電視的顯像原理及優(yōu)缺點(diǎn)

等離子彩電顯像原理：利用兩塊特殊的內(nèi)部充滿無數(shù)個(gè)微小惰氣燈泡的玻璃板，在真空狀態(tài)下，通過高溫高壓，使氣體電離，產(chǎn)生紫外線，轟擊熒光粉發(fā)光，繼而產(chǎn)生畫面。等離子顯示器的優(yōu)點(diǎn)：1、薄、輕、體積小是其最明

顯示光電
2008-04-29

等離子電視顯示器顯示屏 PDP
一種專用高速硬盤存儲(chǔ)設(shè)備的設(shè)計(jì)與實(shí)現(xiàn)

介紹一種專用高速硬盤存儲(chǔ)設(shè)備，可以脫離微機(jī)平臺(tái)實(shí)現(xiàn)將高速數(shù)據(jù)送入SCSI硬盤。給出了該設(shè)備的系統(tǒng)結(jié)構(gòu)和硬件設(shè)計(jì)方法。

智能硬件
2008-04-29

硬盤寄存器存儲(chǔ)設(shè)備 BSP
基于FPGA的高速PID控制器設(shè)計(jì)與仿真

采用流水線和狀態(tài)機(jī)設(shè)計(jì)方法對(duì)增量式數(shù)字PID控制算法進(jìn)行了優(yōu)化設(shè)計(jì)，給出了優(yōu)化后的FPGA實(shí)現(xiàn)方法，對(duì)完整的PID控制系統(tǒng)進(jìn)行了軟件仿真。

電子設(shè)計(jì)自動(dòng)化
2008-04-29

FPGA 仿真 PID控制器控制器設(shè)計(jì)
基于視頻解碼芯片與CPLD的實(shí)時(shí)圖像采集系統(tǒng)

一種基于視頻解碼芯片與CPLD的實(shí)時(shí)圖像采集系統(tǒng)，采用視頻解碼芯片SAA7114H進(jìn)行A/D轉(zhuǎn)換，在CPLD芯片XC95216的邏輯控制下通過乒乓緩存技術(shù)進(jìn)行數(shù)據(jù)存儲(chǔ)。

電子設(shè)計(jì)自動(dòng)化
2008-04-29

實(shí)時(shí)圖像視頻解碼圖像采集系統(tǒng) CPLD

首頁上一頁 10840 10841 10842 10843 10844 10845 10846 10847 10848 10849 下一頁尾頁

發(fā)布文章

應(yīng)用

基于算法的DSP硬件結(jié)構(gòu)分析

基于FPGA的USB2.0控制器設(shè)計(jì)

FPGA在微處理器系統(tǒng)中的在應(yīng)用配置

加速ASIC/SoC原型設(shè)計(jì)的軟件技術(shù)

連結(jié)USB閃存盤與PIC微控制器的簡單方案

使用新SRAM工藝實(shí)現(xiàn)嵌入式ASIC和SoC的存儲(chǔ)器設(shè)計(jì)

等離子電視的顯像原理及優(yōu)缺點(diǎn)

一種專用高速硬盤存儲(chǔ)設(shè)備的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的高速PID控制器設(shè)計(jì)與仿真

基于視頻解碼芯片與CPLD的實(shí)時(shí)圖像采集系統(tǒng)

活動(dòng)預(yù)告

論壇

相關(guān)標(biāo)簽

課程視頻