本文詳細(xì)介紹了利用VHDL硬件描述語言結(jié)合FPGA設(shè)計(jì)一種數(shù)控延時(shí)器的方法,討論了延時(shí)范圍,分析了延時(shí)誤差,該延時(shí)器的設(shè)計(jì)旨在和DSP相結(jié)合實(shí)現(xiàn)對(duì)延時(shí)信號(hào)的處理。
本文利用FPGA完成了8路同步話音及16路異步數(shù)據(jù)的復(fù)接與分接過程,并且實(shí)現(xiàn)了復(fù)接前的幀同步捕獲和利用DDS對(duì)時(shí)鐘源進(jìn)行分頻得到所需時(shí)鐘的過程。
DAB是一個(gè)全新的數(shù)字化廣播體系,是繼調(diào)幅、調(diào)頻廣播之后的第三代廣播,是廣播領(lǐng)域中的一場革命,是信息高速公路的一個(gè)重要組成部分,DAB及其多媒體應(yīng)用T-DMB必將對(duì)全球的廣播事業(yè)和電子產(chǎn)業(yè)產(chǎn)生巨大的影響。
本文系統(tǒng)地介紹了一種由數(shù)字信號(hào)處理器TMS320C6416、可編程邏輯器件Spartan3E構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)。
目前常見的無線上網(wǎng)卡有三種接口方式,第一種是可以通過PCMICA接口直接插入筆記本電腦里,也就是我們常說的PC卡接口;
本文將以一款麻將機(jī)主機(jī)板的智能測試系統(tǒng)為例,全面闡述設(shè)計(jì)原理。
電子節(jié)能燈實(shí)現(xiàn)節(jié)能的主要原理是以電子鎮(zhèn)流器代替?zhèn)鞑ル姼墟?zhèn)流器,我校受企業(yè)的委托研制了本綜合測試儀,用于生產(chǎn)過程中的分析,測試電子鎮(zhèn)流器的性能。
CY7C68013和FPGA的數(shù)據(jù)通信中,采用基本的Ports接口模式,利用自動(dòng)指針方法,通過數(shù)字示波器的觀察,完成1KB的傳送,大約需要750μs。
本方案采用FPGA和集成器件來實(shí)現(xiàn)IJF編碼和IJF-OQPSK調(diào)制具有高度集成化、配置靈活、性能穩(wěn)定、易于實(shí)現(xiàn)的特點(diǎn),由于IJF編碼有很多性能更好的變形,只需在此基礎(chǔ)修改ROM中的波形系數(shù)即可進(jìn)一步實(shí)現(xiàn)多種IJF編碼方案。
本文介紹的是轉(zhuǎn)臺(tái)校準(zhǔn)裝置中的核心模塊轉(zhuǎn)臺(tái)速率校準(zhǔn)卡的設(shè)計(jì)。