本文介紹的非接觸射頻卡讀寫器就是基于單片機AT89C51CC01 (筆者應(yīng)設(shè)計需要選擇帶獨立CAN控制器的MCU)與復(fù)旦微電子股份有限公司的FM1712嵌入式讀寫芯片開發(fā)的。
本文介紹的運放是一種采用TSMC 0.18 μm Mixed Signal SALICIDE(1P6M,1.8V/3.3V)CMOS工藝的折疊共源共柵運放,并對其進行了DC,AC及瞬態(tài)分析,最后與設(shè)計指標進行比較。
可編程邏輯器件CPLD體積小功能強大, Verilog HDL語言簡練,設(shè)計思想、電路結(jié)構(gòu)和邏輯關(guān)系清晰,本文著重介紹使用Verilog設(shè)計CPLD實現(xiàn)雙屏顯示液晶控制器的功能。
在用FPGA或?qū)S眉呻娐穼崿F(xiàn)數(shù)字信號處理算法時,計算速度和芯片面積是兩個相互制約的主要問題。
本文就是介紹基于DSP的數(shù)字圖像處理系統(tǒng)中的抗干擾設(shè)計。
基于FPGA和電子設(shè)計自動化技術(shù),采用模塊化設(shè)計的方法和VHDL語言,設(shè)計一個基于FPGA的RISC微處理器。
介紹了一種基于CAN總線的電力抄表方案,設(shè)計了系統(tǒng)的軟硬件,并詳細地闡述了其工作原理。
本文介紹了高壓輸電線巡線機器人控制系統(tǒng),實現(xiàn)了高壓輸電線巡線機器人的越障、線路檢測、實時監(jiān)控等功能。實驗結(jié)果表明該系統(tǒng)運行良好,具有良好的可靠性和實用價值。
本文介紹了一種基于FPGA的采樣速度60Mbit/s的雙通道簡易數(shù)字示波器設(shè)計,能夠?qū)崿F(xiàn)量程和采樣頻率的自動調(diào)整、數(shù)據(jù)緩存、顯示以及與計算機之間的數(shù)據(jù)傳輸。
本文介紹了OLED顯示模塊P13501與AT91RM9200的接口電路設(shè)計,以及在嵌入式Linux下OLED驅(qū)動程序的編寫、編譯和加載。