本文介紹的運(yùn)放是一種采用TSMC 0.18 μm Mixed Signal SALICIDE(1P6M,1.8V/3.3V)CMOS工藝的折疊共源共柵運(yùn)放,并對(duì)其進(jìn)行了DC,AC及瞬態(tài)分析,最后與設(shè)計(jì)指標(biāo)進(jìn)行比較。
可編程邏輯器件CPLD體積小功能強(qiáng)大, Verilog HDL語(yǔ)言簡(jiǎn)練,設(shè)計(jì)思想、電路結(jié)構(gòu)和邏輯關(guān)系清晰,本文著重介紹使用Verilog設(shè)計(jì)CPLD實(shí)現(xiàn)雙屏顯示液晶控制器的功能。
在用FPGA或?qū)S眉呻娐穼?shí)現(xiàn)數(shù)字信號(hào)處理算法時(shí),計(jì)算速度和芯片面積是兩個(gè)相互制約的主要問(wèn)題。
本文就是介紹基于DSP的數(shù)字圖像處理系統(tǒng)中的抗干擾設(shè)計(jì)。
基于FPGA和電子設(shè)計(jì)自動(dòng)化技術(shù),采用模塊化設(shè)計(jì)的方法和VHDL語(yǔ)言,設(shè)計(jì)一個(gè)基于FPGA的RISC微處理器。
介紹了一種基于CAN總線的電力抄表方案,設(shè)計(jì)了系統(tǒng)的軟硬件,并詳細(xì)地闡述了其工作原理。
本文介紹了高壓輸電線巡線機(jī)器人控制系統(tǒng),實(shí)現(xiàn)了高壓輸電線巡線機(jī)器人的越障、線路檢測(cè)、實(shí)時(shí)監(jiān)控等功能。實(shí)驗(yàn)結(jié)果表明該系統(tǒng)運(yùn)行良好,具有良好的可靠性和實(shí)用價(jià)值。
本文介紹了一種基于FPGA的采樣速度60Mbit/s的雙通道簡(jiǎn)易數(shù)字示波器設(shè)計(jì),能夠?qū)崿F(xiàn)量程和采樣頻率的自動(dòng)調(diào)整、數(shù)據(jù)緩存、顯示以及與計(jì)算機(jī)之間的數(shù)據(jù)傳輸。
本文介紹了OLED顯示模塊P13501與AT91RM9200的接口電路設(shè)計(jì),以及在嵌入式Linux下OLED驅(qū)動(dòng)程序的編寫(xiě)、編譯和加載。
本文中,采用在系統(tǒng)可編程邏輯器件EPM7128作為核心來(lái)實(shí)現(xiàn)對(duì)LED點(diǎn)陣顯示的控制,不但簡(jiǎn)化了外圍電路、而且易于修改、擴(kuò)展和維護(hù)。