采用VHDL語言和圖形輸入設(shè)計方法,給出了用CPLD在遠程多路數(shù)據(jù)采集系統(tǒng)中實現(xiàn)地址譯碼、串口擴展、模塊測試、模數(shù)轉(zhuǎn)換以及高位數(shù)據(jù)處理等功能的具體方法,同時簡要介紹了遠程多路數(shù)據(jù)采集系統(tǒng)的工作原理及軟、硬件框架。
介紹基于RISC技術(shù)的8位微控制器的設(shè)計與實現(xiàn)。
從狀態(tài)機的角度,介紹一種I2C控制核的VHDL設(shè)計方法。
介紹用FPGA設(shè)計實現(xiàn)MIL-STD1553B部接口中的曼徹斯特碼編解碼器。
介紹了為PET(正電子發(fā)射斷層掃描儀)的前端電子學模塊提供時間基準而設(shè)計的一種新型高頻時鐘扇出電路。
介紹基于SRAM LUT結(jié)構(gòu)的FPGA器件的上電配置方式;著重介紹采用計算機串口下載配置數(shù)據(jù)的方法和AT89C2051單片機、串行EEPROM組成的串行配置系統(tǒng)的設(shè)計方法及實現(xiàn)多任務(wù)電路結(jié)構(gòu)中配置的方法。
給出一種基于FPGA的新型諧波分析儀的設(shè)計方案。
常用的信息驗證碼是使用單向散列函數(shù)生成驗證碼,安全散列算法SHA-1使用在是因特網(wǎng)協(xié)議安全性(IPSec)標準中。
多狀態(tài)機的協(xié)同設(shè)計
用STATECAD快速設(shè)計有限狀態(tài)機