本文介紹一種基于總線型LVDS的通信系統(tǒng)方案,以及利用FPGA芯片實(shí)現(xiàn)系統(tǒng)核心模塊的設(shè)計(jì)方法。
介紹實(shí)現(xiàn)單片機(jī)與Xilinx公司XC9500系列可編程邏輯器件的讀寫(xiě)邏輯功能模塊的接口設(shè)計(jì),以及Xilinx公司的XC9500系列可編程邏輯器件的開(kāi)發(fā)流程。
詳細(xì)闡述一種利用交錯(cuò)編碼的思想,來(lái)改遠(yuǎn)距離通信質(zhì)量的新設(shè)計(jì)。
討論如何使用CPLD實(shí)現(xiàn)單片機(jī)與曼徹斯特編解碼器的接口。
提出一種基于FPGA技術(shù)的多路模擬量、數(shù)字量采集與處理系統(tǒng)的設(shè)計(jì)方案,分析整個(gè)系統(tǒng)的結(jié)構(gòu),并討論FPGA內(nèi)部硬件資源的劃分和軟件的設(shè)計(jì)方案等。
介紹可編程邏輯器件的開(kāi)發(fā)流程,敘述EDA工具Quartus II和LeonardoSpectrum在Altera公司CPLD器件開(kāi)發(fā)中的應(yīng)用。
固定幾何結(jié)構(gòu)的FFT算法及其FPGA實(shí)現(xiàn)。
本文介紹一種利用CPLD器件實(shí)現(xiàn)的可編程的性能良好的IRIG-B碼源。
針對(duì)一些惡劣的電磁環(huán)境對(duì)隨機(jī)存儲(chǔ)器(RAM)電路誤碼影響的情況,根據(jù)糾錯(cuò)編碼的基本原理,提出簡(jiǎn)單實(shí)用的能檢查兩位錯(cuò)誤并自動(dòng)糾正一位錯(cuò)誤的EDAC算法。
本文介紹的測(cè)頻方法,不僅消除了直接測(cè)頻方法中對(duì)測(cè)量頻率需要采用分段測(cè)試的局際,而且在整個(gè)測(cè)試頻段內(nèi)能夠保持高精度不變。