采用VHDL語言設(shè)計,用CPLD控制模/數(shù)轉(zhuǎn)換電路,完成多路模擬輸入的高速同步數(shù)/模轉(zhuǎn),具有容錯和自檢能力。
介紹高速圖像采集系統(tǒng)的硬件結(jié)構(gòu)及工作原理,講述FPGA在圖像采集與數(shù)據(jù)存儲部分的VHDL模塊設(shè)計,給出采集同步模塊的VHDL源程序。
根據(jù)單片機(jī)I2C串行擴(kuò)展的特點(diǎn),在EDA軟件MaxplusII的環(huán)境下,利用AHDL語言,建立IP核。
介紹模擬峰值電壓的檢測方式,敘述基于Verilog-HDL與高速A/D轉(zhuǎn)換器相結(jié)合所實(shí)現(xiàn)的數(shù)字式快速軸承噪聲檢測方法,給出相關(guān)的Verilog-HDL主模塊部分。
介紹使用現(xiàn)代EDA手段設(shè)計核物理實(shí)驗(yàn)常用儀器——定標(biāo)器的原理和實(shí)現(xiàn)方法。
可編程外圍器件PSD應(yīng)用于單片機(jī)系統(tǒng)后,簡化了單片機(jī)外圍電路的設(shè)計,增加了系統(tǒng)的可靠性;利用PSD與單片機(jī)組成的系統(tǒng),通過計算機(jī)串口對FPGA進(jìn)行實(shí)時在線編程、仿真和配置。
針對嵌入式系統(tǒng)的精簡特性,提出一種通過1個中斷源高效管理多個串行口的有效方法。
介紹如何用PowerPC860(MPC860)進(jìn)行FPGA(Xilinx的Virtex-II系列)的配置;給出進(jìn)行FPGA配置所需的詳細(xì)時序圖和原理圖。
結(jié)合實(shí)際方案對目前國內(nèi)研究熱點(diǎn)的SoC設(shè)計進(jìn)行一些討論,主要對系統(tǒng)集成、算法與系統(tǒng)芯片結(jié)構(gòu)、可測試性設(shè)計等方面進(jìn)行一些相關(guān)探討。
文中介紹了該模塊的原理及功能,給出了其與DSP接口的硬件電路和軟件設(shè)計方法。