固定幾何結(jié)構(gòu)的FFT算法及其FPGA實現(xiàn)。
本文介紹一種利用CPLD器件實現(xiàn)的可編程的性能良好的IRIG-B碼源。
針對一些惡劣的電磁環(huán)境對隨機(jī)存儲器(RAM)電路誤碼影響的情況,根據(jù)糾錯編碼的基本原理,提出簡單實用的能檢查兩位錯誤并自動糾正一位錯誤的EDAC算法。
本文介紹的測頻方法,不僅消除了直接測頻方法中對測量頻率需要采用分段測試的局際,而且在整個測試頻段內(nèi)能夠保持高精度不變。
采用VHDL語言設(shè)計,用CPLD控制模/數(shù)轉(zhuǎn)換電路,完成多路模擬輸入的高速同步數(shù)/模轉(zhuǎn),具有容錯和自檢能力。
介紹高速圖像采集系統(tǒng)的硬件結(jié)構(gòu)及工作原理,講述FPGA在圖像采集與數(shù)據(jù)存儲部分的VHDL模塊設(shè)計,給出采集同步模塊的VHDL源程序。
根據(jù)單片機(jī)I2C串行擴(kuò)展的特點,在EDA軟件MaxplusII的環(huán)境下,利用AHDL語言,建立IP核。
介紹模擬峰值電壓的檢測方式,敘述基于Verilog-HDL與高速A/D轉(zhuǎn)換器相結(jié)合所實現(xiàn)的數(shù)字式快速軸承噪聲檢測方法,給出相關(guān)的Verilog-HDL主模塊部分。
介紹使用現(xiàn)代EDA手段設(shè)計核物理實驗常用儀器——定標(biāo)器的原理和實現(xiàn)方法。
可編程外圍器件PSD應(yīng)用于單片機(jī)系統(tǒng)后,簡化了單片機(jī)外圍電路的設(shè)計,增加了系統(tǒng)的可靠性;利用PSD與單片機(jī)組成的系統(tǒng),通過計算機(jī)串口對FPGA進(jìn)行實時在線編程、仿真和配置。