本文介紹AM30LV0064D的工作原理,以及它與AT89LS8252單片機的硬件接口電路和PLD內(nèi)部邏輯控制設計的代碼,并對編程操作的軟件流程進行了描述。
重點介紹DataFlash存儲器與單片機的接口,并給出實際的電路設計和軟件代碼示例。
介紹雙口RAM和FIFO的結(jié)構(gòu)原理及仲裁邏輯控制;詳細說明二者在由數(shù)字信號處理器和MCS-51單片機構(gòu)成的多機系統(tǒng)中的應用,并對二者進行了比較。
分析不同種類單片機之間通信的方式及難點,提出一種基鐵電存儲器的解決方案與實例。
從整個應用系統(tǒng)的角度,理解和分析PLD內(nèi)部鎖相環(huán);在此基礎上,深入剖析鎖相環(huán)的相移結(jié)構(gòu),同時用這個技術解決系統(tǒng)設計難題。
較詳細地闡述不同邏輯電平的接口原理。以低壓CPLD EPM7512A為例,給出在混合電壓系統(tǒng)中的具體設計方案。
介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點,給出了用ACEX 1K系列器件EP1K10TC144-1實現(xiàn)數(shù)字頻率合成器的工作原理、設計思路、電路結(jié)構(gòu)和仿真結(jié)果。
提出了一種基于ISP技術實現(xiàn)高速數(shù)據(jù)采集的方法,給出了使用VHDL語言和原理圖完成數(shù)據(jù)采集模塊中地址發(fā)生器和比較電路的部分邏輯設計,只要將所設計的程序下載到可編程器件ispLSI2032中即可實現(xiàn)預期功能。
介紹了利用CPLD實現(xiàn)DSP芯片TMS320C6711b和PCI橋芯片PLX9054之間高速數(shù)據(jù)傳輸?shù)南到y(tǒng)設計方法,并給出了相應的系統(tǒng)設計原理圖,同時對該系統(tǒng)的性能進行了分析。
介紹了基于可編程邏輯器件CPLD和直接數(shù)字頻率合成技術(DDS)的三相多波形函數(shù)發(fā)生器的基本原理,并在此基礎上給出了基于CPLD的各模塊設計方法及其VHDL源程序。