詳細闡述一種利用交錯編碼的思想,來改遠距離通信質(zhì)量的新設(shè)計。
討論如何使用CPLD實現(xiàn)單片機與曼徹斯特編解碼器的接口。
提出一種基于FPGA技術(shù)的多路模擬量、數(shù)字量采集與處理系統(tǒng)的設(shè)計方案,分析整個系統(tǒng)的結(jié)構(gòu),并討論FPGA內(nèi)部硬件資源的劃分和軟件的設(shè)計方案等。
介紹可編程邏輯器件的開發(fā)流程,敘述EDA工具Quartus II和LeonardoSpectrum在Altera公司CPLD器件開發(fā)中的應(yīng)用。
固定幾何結(jié)構(gòu)的FFT算法及其FPGA實現(xiàn)。
本文介紹一種利用CPLD器件實現(xiàn)的可編程的性能良好的IRIG-B碼源。
針對一些惡劣的電磁環(huán)境對隨機存儲器(RAM)電路誤碼影響的情況,根據(jù)糾錯編碼的基本原理,提出簡單實用的能檢查兩位錯誤并自動糾正一位錯誤的EDAC算法。
本文介紹的測頻方法,不僅消除了直接測頻方法中對測量頻率需要采用分段測試的局際,而且在整個測試頻段內(nèi)能夠保持高精度不變。
采用VHDL語言設(shè)計,用CPLD控制模/數(shù)轉(zhuǎn)換電路,完成多路模擬輸入的高速同步數(shù)/模轉(zhuǎn),具有容錯和自檢能力。
介紹高速圖像采集系統(tǒng)的硬件結(jié)構(gòu)及工作原理,講述FPGA在圖像采集與數(shù)據(jù)存儲部分的VHDL模塊設(shè)計,給出采集同步模塊的VHDL源程序。