什么是強(qiáng)干擾信號(hào)與環(huán)路補(bǔ)償信號(hào)?無意間發(fā)現(xiàn)發(fā)現(xiàn)一塊集成MOSFET的Buck電源的Demo板，雖然電路很簡(jiǎn)單，但是布局頗有教科書的意味。我們換個(gè)思考方向，看看是不是很容易去理解呢?廢話不說，切入正題!

在電路設(shè)計(jì)的時(shí)候，這個(gè)2A~10A這個(gè)范圍內(nèi)的DCDC一般都采用這種電源解決方案。所以分享一下這個(gè)電路的設(shè)計(jì)要點(diǎn)：

1、Phase平面

Phase平面，即電感與電源IC鏈接的平面，是最臟的信號(hào)(大電流、高電壓跳變、強(qiáng)干擾);滿足通流的情況下面積盡可能的小，減小其對(duì)外界的干擾和輻射。

2、環(huán)路補(bǔ)償?shù)刃⌒盘?hào)

環(huán)路補(bǔ)償?shù)刃‰娏餍盘?hào)，電路的環(huán)路盡可能的小，通過減小面積，減小外部干擾的磁通量，減小受干擾的程度，保證信號(hào)的穩(wěn)定性和信噪比。

總結(jié)：

強(qiáng)干擾信號(hào)(Phase平面)好比廁所、小信號(hào)電路(環(huán)路補(bǔ)償)比作廚房。

我們?cè)赑CB設(shè)計(jì)的時(shí)候，原則就是要保護(hù)好廚房，防止廁所干擾過來;電源設(shè)計(jì)如此，其他的電路設(shè)計(jì)也是如此。

這款芯片，曾經(jīng)碰過一個(gè)案例，由于芯片設(shè)計(jì)時(shí)，把EN管腳與Phase管教靠近放置;EN非常容易受到Phase的干擾，在EN上能夠測(cè)試出開關(guān)頻率的噪聲。PCB設(shè)計(jì)的時(shí)候，需要減少這兩個(gè)信號(hào)的平行走線，盡可能的增大間距，否則概率性發(fā)生EN被干擾，導(dǎo)致電源勿關(guān)斷。(好比廁所的味道竄到廚房的感覺)。

同時(shí)，我們也可以在EN管腳上面下拉電容到低，進(jìn)行濾波。以上就是強(qiáng)干擾信號(hào)與環(huán)路補(bǔ)償信號(hào)解析，希望能給大家?guī)椭?