在ISE軟件中為源同步接口增加了datasheet報(bào)告的新功能,目的是幫助設(shè)計(jì)者在FPGA實(shí)現(xiàn)之后明白時(shí)鐘和數(shù)據(jù)的關(guān)系,并且把時(shí)鐘調(diào)整到數(shù)據(jù)中間。圖1所示范例描述了一個(gè)實(shí)際的應(yīng)用,數(shù)據(jù)和時(shí)鐘路徑中都有延時(shí)和相位調(diào)整電路
ADI數(shù)據(jù)中心白皮書搶先看,測(cè)試領(lǐng)紅包
開關(guān)電源培訓(xùn)
物聯(lián)網(wǎng)云平臺(tái)實(shí)戰(zhàn)開發(fā)
成就高薪工程師的非技術(shù)課程
嵌入式工程師養(yǎng)成計(jì)劃系列視頻課程 — 朱老師帶你零基礎(chǔ)學(xué)Linux
內(nèi)容不相關(guān) 內(nèi)容錯(cuò)誤 其它
本站介紹 | 申請(qǐng)友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務(wù) | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠(chéng)聘英才
ICP許可證號(hào):京ICP證070360號(hào) 21ic電子網(wǎng) 2000- 版權(quán)所有 用戶舉報(bào)窗口( 郵箱:macysun@21ic.com )
京公網(wǎng)安備 11010802024343號(hào)