ESIstream IP–簡(jiǎn)化確定性數(shù)據(jù)序列化的設(shè)計(jì)

當(dāng)使用現(xiàn)代寬帶數(shù)據(jù)轉(zhuǎn)換器時(shí)，管理產(chǎn)生的高速串行數(shù)據(jù)流是一個(gè)巨大的挑戰(zhàn)。ESIstream是一個(gè)開源的串行數(shù)據(jù)接口協(xié)議，成本極低，支持多種FPGA架構(gòu)的簡(jiǎn)單硬件實(shí)現(xiàn)，并占用最小的資源。簡(jiǎn)單來說，它是JEDEC的JESD204B子集1和2標(biāo)準(zhǔn)的開源替代方案。另外，ESIstream可為用戶帶來很多好處，這里將討論其中的一些，包括低復(fù)雜度、低鏈接延遲和實(shí)現(xiàn)確定性延遲的簡(jiǎn)單方案。