如果您的FPGA設計無法綜合或者沒能按預期在開發(fā)板上正常工作,原因往往不明,要想在數(shù)以千計的RTL和約束源文件中找出故障根源相當困難,而且很多這些文件還可能是其他設計人員編寫的。考慮到FPGA設計迭代和運行時間的延長,設計人員應該在設計流程的早期階段就找出可能存在的諸多錯誤,并想方設法重點對設計在開發(fā)板上進行驗證。
ADI數(shù)據(jù)中心白皮書搶先看,測試領紅包
玩轉電子制作DIY
Allegro 高速PCB設計軟件使用技巧
自己動手寫FAT32文件系統(tǒng)
嵌入式軟件調(diào)試專題第01季:調(diào)試原理入門
內(nèi)容不相關 內(nèi)容錯誤 其它
本站介紹 | 申請友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務 | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠聘英才
ICP許可證號:京ICP證070360號 21ic電子網(wǎng) 2000- 版權所有 用戶舉報窗口( 郵箱:macysun@21ic.com )
京公網(wǎng)安備 11010802024343號