-
納米級芯片供電網(wǎng)絡設計：0.5mΩ目標阻抗的PDN協(xié)同仿真流程
在7nm及以下制程的納米級芯片中，供電網(wǎng)絡（PDN）的阻抗控制已成為制約芯片性能的核心瓶頸。某5nm SoC在3.3V供電下，因PDN阻抗超標導致核心電壓波動超過±5%，觸發(fā)芯片降頻保護機制。本文提出基于0.5mΩ目標阻抗的PDN協(xié)同仿真流程，結合埋入式電源軌（BPR）、納米硅通孔（nTSV）及片上電容（MIMCAP）技術，實現(xiàn)PDN阻抗降低80%以上的效果。
在7nm及以下制程的納米級芯片中，供電網(wǎng)絡（PDN）的阻抗控制已成為制約芯片性能的核心瓶頸。某5nm SoC在3.3V供電下，因PDN阻抗超標導致核心電壓波動超過±5%，觸發(fā)芯片降頻保護機制。本文提出基于0.5mΩ目標阻抗的PDN協(xié)同仿真流程，結合埋入式電源軌（BPR）、納米硅通孔（nTSV）及片上電容（MIMCAP）技術，實現(xiàn)PDN阻抗降低80%以上的效果。
本站介紹 | 申請友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務 | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠聘英才
ICP許可證號：京ICP證070360號 21ic電子網(wǎng) 2000- 版權所有 用戶舉報窗口（ 郵箱：macysun@21ic.com ）
