在高性能嵌入式系統(tǒng)中,DMA(直接內(nèi)存訪問)是解放CPU、實(shí)現(xiàn)數(shù)據(jù)高速搬運(yùn)的“搬運(yùn)工”。然而,當(dāng)CPU緩存(L1/L2 Cache)介入后,數(shù)據(jù)的物理內(nèi)存與緩存副本之間極易出現(xiàn)不一致,這往往是導(dǎo)致系統(tǒng)隨機(jī)崩潰或數(shù)據(jù)錯亂的“隱形殺手”。理解并解決緩存一致性問題,是DMA傳輸優(yōu)化的核心命題。
緩存一致性互聯(lián)IP(Ncore)助力張量計(jì)算處理器(TPU)芯片在AI/ML應(yīng)用實(shí)現(xiàn)更優(yōu)性能和更小面積