基于PLD的納秒級(jí)脈沖發(fā)生器

隨著電子技術(shù)的迅速發(fā)展，高速信號(hào)觸發(fā)源已經(jīng)廣泛應(yīng)用于通訊、雷達(dá)等各種電子系統(tǒng)的測(cè)試和精確控制中。這就要求有一個(gè)穩(wěn)定性好、納秒上升沿、可控的脈沖發(fā)生器。但是，國內(nèi)至今還沒有合乎這些要求的商用脈沖發(fā)生器。即使在國際上普遍使用的加拿大生產(chǎn)的AVI-N型脈沖發(fā)生器也存在著幅度小、重復(fù)率低、易損壞等缺點(diǎn)。針對(duì)此現(xiàn)狀，設(shè)計(jì)一款高速脈沖信號(hào)發(fā)生器是非常有意義的?？删幊踢壿嬈骷?PLD)經(jīng)歷了PAL，GAL，CPLD和FPGA幾個(gè)發(fā)展階段，技術(shù)日趨成熟。采用VHDL語言對(duì)PLD進(jìn)行編程設(shè)計(jì)具有更改靈活、調(diào)試方便、操作性強(qiáng)、系統(tǒng)可靠性高等眾多優(yōu)點(diǎn)，并有利于硬件設(shè)計(jì)的保護(hù)，防止他人對(duì)電路的分析、仿照。因此，利用PLD器件為核心構(gòu)造高速脈沖信號(hào)發(fā)生器是一種有效的方法。

汽車發(fā)動(dòng)機(jī)點(diǎn)火性能測(cè)試儀設(shè)計(jì)

汽車發(fā)動(dòng)機(jī)的點(diǎn)火系統(tǒng)包括上百種電氣和機(jī)械零部件，生產(chǎn)線分布較廣，因此分布式間接監(jiān)控方式在點(diǎn)火系統(tǒng)的監(jiān)測(cè)與故障診斷系統(tǒng)中得到廣泛應(yīng)用。發(fā)動(dòng)機(jī)點(diǎn)火性能測(cè)試儀通過測(cè)量發(fā)動(dòng)機(jī)的閉合角與分火角，對(duì)其分電器和點(diǎn)火

汽車發(fā)動(dòng)機(jī)點(diǎn)火性能測(cè)試儀設(shè)計(jì)

汽車發(fā)動(dòng)機(jī)的點(diǎn)火系統(tǒng)包括上百種電氣和機(jī)械零部件，生產(chǎn)線分布較廣，因此分布式間接監(jiān)控方式在點(diǎn)火系統(tǒng)的監(jiān)測(cè)與故障診斷系統(tǒng)中得到廣泛應(yīng)用。發(fā)動(dòng)機(jī)點(diǎn)火性能測(cè)試儀通過測(cè)量發(fā)動(dòng)機(jī)的閉合角與分火角，對(duì)其分電器和點(diǎn)火

FPGA的多路可控脈沖延遲系統(tǒng)

采用數(shù)字方法和模擬方法設(shè)計(jì)了一種最大分辨率為O．15 ns級(jí)的多路脈沖延遲系統(tǒng)，可以實(shí)現(xiàn)對(duì)連續(xù)脈沖信號(hào)的高分辨率可控延遲；采用Flash FPGA克服了現(xiàn)有SRAM FPGA系統(tǒng)掉電后程序丟失的缺點(diǎn)，提高了系統(tǒng)反應(yīng)速度。本系統(tǒng)適用于需要將輸入脈沖信號(hào)進(jìn)行精確延遲來產(chǎn)生測(cè)試或控制用的連續(xù)脈沖信號(hào)場(chǎng)合，具有很強(qiáng)的適用性。

簡(jiǎn)易函數(shù)信號(hào)發(fā)生器與計(jì)數(shù)器設(shè)計(jì)

簡(jiǎn)易函數(shù)信號(hào)發(fā)生器與計(jì)數(shù)器設(shè)計(jì)

基于MCU+CPLD的相位差和頻率的測(cè)量方法研究及實(shí)現(xiàn)

基于MCU+CPLD的相位差和頻率的測(cè)量方法研究及實(shí)現(xiàn)

PVDF心音脈搏測(cè)量電路

圖所示為PVDF心音脈搏測(cè)量電路。該測(cè)量電路由單穩(wěn)態(tài)振蕩器(4538)、分頻器(4024)、脈沖發(fā)生器(ICM7555)、計(jì)數(shù)器(4040)、鎖存器(74HC513)、存儲(chǔ)器(ROM)、七段鎖存驅(qū)動(dòng)器(7511)、七段數(shù)碼發(fā)光管等組成。圖(a)為PVDF心音

基于單片機(jī)的多周期完全同步測(cè)頻技術(shù)

頻率測(cè)量是電子測(cè)量中經(jīng)常遇到的問題，如何提高頻率測(cè)量的準(zhǔn)確度是關(guān)鍵。通常采用的方法有低頻端測(cè)周高頻端測(cè)頻和多周期同步測(cè)量頻率。采用低頻端測(cè)周高頻端測(cè)頻時(shí)存在中界頻率測(cè)量誤差很大即測(cè)量死區(qū)問題，也就是說不論低端和高端測(cè)量準(zhǔn)確度有多高，中界頻率測(cè)量誤差總是最大。

使用VHDL語言設(shè)計(jì)FPGA的幾個(gè)常見問題的探討

詳細(xì)討論了在MAX plusⅡ開發(fā)平臺(tái)下使用VHDL硬件描述語言設(shè)計(jì)現(xiàn)場(chǎng)可編程門陣列(FP-GA)時(shí)常見的三個(gè)問題：等占空比分頻電路、延時(shí)任意量的延時(shí)電路、雙向電路。