介紹了一種適用于較小面積應用場合AES密碼算法的實現(xiàn)方案。結合該算法的特點,在常規(guī)輪變換中提出一種加/解密列混合變換集成化的硬件結構設計,通過選擇使用同一個模塊,可以實現(xiàn)加密和解密中的線性變換,既整合了部分加/解密硬件結構,又節(jié)約了大量的硬件資源。仿真與綜合結果表明,加/解密運算模塊面積不超過25 000個等效門,有效地減小了硬件實現(xiàn)面積,同時該設計方案也滿足實際應用性能的需求。
ADI數(shù)據(jù)中心白皮書搶先看,測試領紅包
嵌入式工程師養(yǎng)成計劃系列視頻課程 — 朱老師帶你零基礎學Linux
linux中的文件IO
小 i linux驅動 學習秘籍
3小時熟悉Allegro軟件功能、層作用、與114個高效快捷鍵
內容不相關 內容錯誤 其它
本站介紹 | 申請友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務 | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠聘英才
ICP許可證號:京ICP證070360號 21ic電子網(wǎng) 2000- 版權所有 用戶舉報窗口( 郵箱:macysun@21ic.com )
京公網(wǎng)安備 11010802024343號