隨著半導(dǎo)體工藝進入7nm及以下先進節(jié)點,器件尺寸的持續(xù)縮小導(dǎo)致可靠性問題日益凸顯。其中,負偏壓溫度不穩(wěn)定性(Negative Bias Temperature Instability, BTI)和熱載流子注入(Hot Carrier Injection, HCI)效應(yīng)成為影響芯片長期穩(wěn)定性的關(guān)鍵因素。傳統(tǒng)基于經(jīng)驗?zāi)P偷目煽啃苑治龇椒ㄒ央y以滿足先進工藝的精度需求,而基于物理機制的仿真與參數(shù)提取技術(shù)成為解決這一難題的核心路徑。本文從BTI/HCI效應(yīng)的物理機制出發(fā),系統(tǒng)探討先進工藝節(jié)點下的可靠性建模方法,并分析其技術(shù)挑戰(zhàn)與未來方向。