-
通信系統(tǒng)中LDPC譯碼的FPGA優(yōu)化：并行譯碼器與內(nèi)存架構(gòu)設(shè)計(jì)
在5G/6G通信、衛(wèi)星通信及NAND閃存糾錯(cuò)等場(chǎng)景中，低密度奇偶校驗(yàn)（LDPC）碼因其接近香農(nóng)極限的糾錯(cuò)性能成為核心編碼技術(shù)。然而，傳統(tǒng)串行譯碼架構(gòu)受限于時(shí)鐘頻率與存儲(chǔ)帶寬，難以滿(mǎn)足高速通信需求。本文聚焦FPGA平臺(tái)，通過(guò)并行譯碼器設(shè)計(jì)與內(nèi)存架構(gòu)優(yōu)化，實(shí)現(xiàn)LDPC譯碼的吞吐量提升與功耗降低。
-
基于CMMB系統(tǒng)的LDPC譯碼器的設(shè)計(jì)與實(shí)現(xiàn)
摘要：根據(jù)CMMB中LDPC碼校驗(yàn)矩陣的結(jié)構(gòu)特點(diǎn)，提出了一種部分并行譯碼結(jié)構(gòu)的實(shí)現(xiàn)方法，并在XILINX的VirtexIV的XC4VLX80型FPGA上實(shí)現(xiàn)了這種結(jié)構(gòu)。該設(shè)計(jì)充分利用了LDPC校驗(yàn)矩陣的規(guī)律，采用了一種適當(dāng)?shù)挠布Y(jié)構(gòu)和獨(dú)特
-
多碼率QC-LDPC譯碼器設(shè)計(jì)與實(shí)現(xiàn)
摘 要：低密度奇偶校驗(yàn)碼（LDPC）是目前最有效的差錯(cuò)控制手段之一，而其中準(zhǔn)循環(huán)LDPC 碼（QC-LDPC）應(yīng)用最為廣泛。提出了一種通用的多碼率QC-LDPC 譯碼器設(shè)計(jì)方法，并在FPGA 上完成了實(shí)現(xiàn)和測(cè)試。測(cè)試結(jié)果表明，該多
-
多碼率QC-LDPC譯碼器設(shè)計(jì)與實(shí)現(xiàn)
摘 要：低密度奇偶校驗(yàn)碼（LDPC）是目前最有效的差錯(cuò)控制手段之一，而其中準(zhǔn)循環(huán)LDPC 碼（QC-LDPC）應(yīng)用最為廣泛。提出了一種通用的多碼率QC-LDPC 譯碼器設(shè)計(jì)方法，并在FPGA 上完成了實(shí)現(xiàn)和測(cè)試。測(cè)試結(jié)果表明，該多
小軒窗
lll27
- 是德科技創(chuàng)新技術(shù)峰會(huì)來(lái)襲，報(bào)名領(lǐng)好禮
- 安富利3kW模擬電源供應(yīng)器（PSU）解決方案開(kāi)發(fā)板來(lái)襲，申請(qǐng)領(lǐng)好禮
- 得捷芯聞解碼視頻研習(xí)站第五期：打造更安全、更智能、更舒適、高續(xù)航的駕乘體驗(yàn)
- FPGA供電應(yīng)用遇挑戰(zhàn)？MPS高性能FPGA供電解決方案幫你破局
- 得捷芯聞解碼研習(xí)站第四期：網(wǎng)絡(luò)安全芯片，讓您的應(yīng)用系統(tǒng)無(wú)懈可擊
- “變現(xiàn)”指南：上傳資料獲三重紅包，親測(cè)有效！
- 《21ic技術(shù)洞察》系列欄目：AI芯紀(jì)元——AI加持，語(yǔ)?助?再進(jìn)化！
