0 引 言 本系統(tǒng)以AD7892SQ和CPLD(復(fù)雜可編程邏輯器件)為核心設(shè)計了一個多路信號采集電路,包括模擬多路復(fù)用、集成放大、A/D轉(zhuǎn)換,CPLD控制等。采用硬件描述語言Verilog HDL編程,通過采用CPLD使數(shù)據(jù)采集的實時性得到
ADI數(shù)據(jù)中心白皮書搶先看,測試領(lǐng)紅包
WebGL-ThingJS 3D開發(fā)快速入門到進(jìn)階
Altium Designer16 快速入門教程
玩轉(zhuǎn)電子制作DIY
QT視頻教程
內(nèi)容不相關(guān) 內(nèi)容錯誤 其它
本站介紹 | 申請友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務(wù) | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠聘英才
ICP許可證號:京ICP證070360號 21ic電子網(wǎng) 2000- 版權(quán)所有 用戶舉報窗口( 郵箱:macysun@21ic.com )
京公網(wǎng)安備 11010802024343號