工藝制成的微縮，令半導體芯片產(chǎn)業(yè)即將面臨摩爾定律的物理極限。但市場需求仍然在升級，這導致一眾晶圓代工巨頭和芯片制造設備生產(chǎn)商不得不想方設法將摩爾定律延續(xù)下去。

IBM全球首發(fā)2nm工藝，表示2024年實現(xiàn)量產(chǎn)，同時IBM還高調(diào)宣布與英特爾和三星電子達成合作。

眾所周知，IBM在芯片代工領域的知名度并不算高。在7nm和5nm時代都沒能將良品率提升上去，而如今卻一鳴驚人官宣2nm工藝，還聯(lián)手三星、英特爾，目的可想而知。

在全球缺芯的大背景下，但凡有點實力的芯片巨頭都會想要在芯片制造領域分一杯羹，IBM自然也不例外。

雖然自家產(chǎn)能難提升，但三星電子卻能夠幫助IBM完成量產(chǎn)工作，同時還有英特爾從中制衡。不過，IBM的2nm芯片能否如期量產(chǎn)還是個未知數(shù)。

因為無論是英特爾，還是三星電子，在芯片代工業(yè)務上都有自己的計劃。而且，三星還需要與臺積電展開競爭。

提及臺積電，就不得不說到一則有趣的新聞。在IBM官宣2nm芯片之后不久，臺積電便在1nm工藝上實現(xiàn)了重大突破。

筆者了解到，世界權威科學雜志《nature》公布了臺積電、臺大和麻省理工共同研發(fā)的半導體材料鉍。這類材料有望實現(xiàn)1nm芯片制造技術的極限，甚至有可能將芯片工藝升級到1nm以下。

由此可見，在高精度工藝的研發(fā)進度上，巨頭之間誰都不甘落后。但在筆者看來，這些先進技術的背后其實藏著尷尬的真相。

近日Digitimes發(fā)布的研究報告，也分析了臺積電、三星、Intel及IBM四家廠商在相同命名的半導體制程工藝節(jié)點上的晶體管密度問題，并對比了各家在10nm、7nm、5nm、3nm及2nm的晶體管密度情況。

眾所周知，臺積電和三星早在去年就已經(jīng)量產(chǎn)了5nm制程工藝，相比之下英特爾還停留在10nm制程，其最新的7nm工藝今年一季度才正式流片，可能要等到2023年才能面世。

這里需要指出的是，雖然臺積電和三星的“5nm”制程工藝的數(shù)字要比英特爾的“7nm”制程工藝更小，但是這并不代表英特爾的7nm制程工藝要落后于臺積電和三星的5nm制程。因為英特爾的制程工藝節(jié)點的命名，此前大多都是嚴格按照摩爾定律來命名的，即每兩年升級一代，新一代的制程命名數(shù)字是上一代的0.7倍，對應的晶體管的密度剛好是上一代的約兩倍左右。雖然，有一些工藝節(jié)點的命名并不是上一代的0.7倍，但是其晶體管密度基本也都保持在上一代的2倍左右。

相比之下，三星和臺積電兩家廠商為搶占晶圓代工市場，在多年前就開始玩起了數(shù)字游戲(比如三星的14nm)，即制程工藝節(jié)點的命名不再按照摩爾定律的規(guī)則來命名，新一代的制程工藝的晶體管密度根本達不到上一代的兩倍，甚至只有上一代的不到1.5倍。經(jīng)過數(shù)代的累積，這也使得在同樣的制程工藝節(jié)點下，臺積電、三星的晶體管密度遠低于英特爾。

雖然目前還沒有英特爾已同臺積電達成3nm工藝代工事宜的確切消息，但有外媒在報道中表示，英特爾交由臺積電3nm工藝代工的晶圓，將就近交由相關的廠商完成測試。

外媒在報道中表示，英特爾將由臺積電3nm工藝代工的晶圓就近進行測試，是出于運輸成本和時間方面的考慮。

在報道中，外媒還提到，與臺積電相距不遠的日月光、京元電子和矽格，有望獲得英特爾的測試訂單。

不過，這些廠商獲得英特爾測試訂單的前提，是英特爾獲得臺積電3nm工藝的產(chǎn)能，同時英特爾也將測試就近交由相關廠商進行。而在尚未有英特爾與臺積電就3nm工藝代工事宜達成確切協(xié)議的情況下，相關的廠商是否會獲得測試訂單也就不得而知。

而從相關媒體的報道來看，英特爾CEO帕特·基辛格，在當?shù)貢r間周一就已開始了他上任后的首次亞洲之行，同供應鏈的合作伙伴會面，預計會同臺積電高管舉行一次閉門會議，兩家公司是否會就3nm工藝代工事宜達成協(xié)議，預計很快就會有消息。

業(yè)界表示，英特爾為鞏固自身市占，在先進制程技術部分必須尋求外援，也就是委由臺積電代工，推估從晶圓制造到后端先進封裝，都將采用臺積電解決方案。

隨著英特爾先進制程產(chǎn)品在臺生產(chǎn)，晶圓測試等后段訂單在臺灣供應鏈完備，可有效降低運輸時間、成本下，有機會由日月光投控、京元電、矽格等臺廠承接，訂單量也將進一步擴大。