1.前言

我們的世界正在變得自動化。我們看到了在日常生活中實現更多自動化的強大舉措，從更智能的家居（空調、照明和白色家電）到更輕松、更好的汽車旅行。這需要大量的處理器和邏輯器件！但是邏輯是如何控制所有這些電機、LED 和繼電器的呢？外設、電機和低側驅動器是實現這一目標的組成部分。我們可能已經知道在大多數應用中使用的非常標準的驅動器，即達林頓晶體管。但是當我們努力構建創(chuàng)新的、更好的解決方案時，我感到不得不問：我們如何才能使標準更好？

2.標準驅動程序是什么樣的？

當今最簡單但最常見的外設驅動器是達林頓晶體管陣列。這種低端驅動器使邏輯設備能夠驅動或控制具有更高功率需求的設備（如圖 1 所示）：

圖 1：達林頓低側驅動器

在當前系統(tǒng)中，設計人員使用由多個達林頓對組成的陣列來控制整個系統(tǒng)。

達林頓電路有四種接法：NPN+NPN，PNP+PNP，NPN+PNP,PNP+NPN.
前二種是同極性接法，后二種是異極性接法。NPN+NPN的同極性接法：B1為B，C1C2為C，E1B2接在一起，那么E2為E。這里也說一下異極性接法。以NPN+PNP為例。設前一三極管T1的三極為C1B1E1，后一三極管T2的三極為C2B2E2。達林頓管的接法應為：C1B2應接一起，E1C2應接一起。等效三極管CBE的管腳，C=E2,B=B1，E=E1(即C2）。等效三極管極性，和前一三極管相同。即為NPN型。 　　PNP+NPN的接法和此類同。 　　如下圖所示，兩級放大器元件同為NPN型晶體管，將前級晶體管的射極電流直接引入下一級的基極，當作下級的輸入?！竿瑯O型達林頓」連接,是使用相同類型的晶體管.而「異極型達林頓」連接，是使用NPN和PNP晶體管相互串接達成達林頓的特性。 

這種類型的系統(tǒng)通常允許具有 TTL 或 5V CMOS 的邏輯設備以每通道高達 50V 和 500mA 的電流驅動設備。每當電流需求過高而無法驅動單個通道時，并聯通道有助于均勻分配電流負載（如圖 2 所示）。

圖 2：達林頓陣列驅動器

但是，使用這種類型的架構有其自身的權衡和限制。最大的問題之一是在外圍驅動器的大多數（如果不是全部）通道過載時增加電路板尺寸。這就需要使用額外的驅動程序來在這些驅動程序之間分配當前的需求。另一個挫折是該設備增加了系統(tǒng)的功耗。由于堆疊的 NPN 晶體管，該器件輸出低側的電壓增加了約 0.7V。該系統(tǒng)的耗散功率現在看起來像：

PD = VOL * IO

PD = (~ 0.7V + 2Ω*I O ) * I o

3.如何讓標準更好？

這些權衡的一種解決方案是使用NMOS晶體管 而不是達林頓對。MOS英文全稱為N-Metal-Oxide-Semiconductor。 意思為N型金屬-氧化物-半導體，而擁有這種結構的晶體管我們稱之為NMOS晶體管。 MOS晶體管有P型MOS管和N型MOS管之分。

① vGS=0 的情況

增強型MOS管的漏極d和源極s之間有兩個背靠背的PN結。當柵——源電壓vGS=0時，即使加上漏——源電壓vDS，而且不論vDS的極性如何，總有一個PN結處于反偏狀態(tài)，漏——源極間沒有導電溝道，所以這時漏極電流iD≈0。

② vGS>0 的情況

若vGS>0，則柵極和襯底之間的SiO2絕緣層中便產生一個電場。電場方向垂直于半導體表面的由柵極指向襯底的電場。這個電場能排斥空穴而吸引電子。

排斥空穴：使柵極附近的P型襯底中的空穴被排斥，剩下不能移動的受主離子(負離子)，形成耗盡層。吸引電子：將 P型襯底中的電子（少子）被吸引到襯底表面。

這種低端驅動器架構降低了功耗，可以支持所有 GPIO 電平的輸入，從 1.8V 到 5V。

圖 3：NMOS 低側驅動器

這種配置允許我們以與達林頓對相同的方式驅動外設，功耗顯著降低：

PD = VOL * IO

PD =（2Ω* I ?）* I ?

TI 的新型外設驅動器TPL7407L 是一個七通道 NMOS 低側驅動器陣列，可復制此架構。該器件允許我們替換任何標準的基于達林頓的七通道驅動器，同時保持低于標準解決方案的功耗。該器件還具有更高的電流支持，允許將更高的電流需求分配到單個通道或比標準器件更少的通道。

圖 4：7CH NMOS 低側驅動器

外圍驅動在高壓應用中大量使用，例如白色家電、暖通空調、汽車和樓宇自動化。如果我們擁有或正在設計一個使用達林頓晶體管陣列作為外圍驅動器的系統(tǒng)，則無需對該設備進行大量重新設計即可改進我們的系統(tǒng)。這個簡單的更改可以將我們的設計提升到一個全新的水平，并使我們的系統(tǒng)變得更好！