今天，小編將在這篇文章中為大家?guī)?a href="/tags/ADI" target="_blank">ADI AD9081混合信號前端產品的有關報道，通過閱讀這篇文章，大家可以對它具備清晰的認識，主要內容如下。

AD9081 混合信號前端(MxFE®)是一款高度集成的套件，具有四個 16 位、12 GSPS 最大采樣率、RF 數模轉換器(DAC)內核，以及四個 12 位、4 GSPS 速率、RF 模數轉換器(ADC)內核。AD9081 非常適合需要寬帶 ADC 和 DAC 來處理具有寬瞬時帶寬信號的應用。該套件具有八個發(fā)送和八個接收通道，支持 24.75 Gbps/通道 JESD204C 或 15.5 Gbps/通道 JESD204B 標準。該套件還具有片內時鐘乘法器，以及直接針對 RF 應用的寬帶或多頻帶數字信號處理(DSP)功能。可以繞過 DSP 數據路徑，以允許轉換器內核與 JESD204 數據收發(fā)器端口之間直接連接。該套件還具有針對相位陣列雷達系統(tǒng)和電子戰(zhàn)應用的低延遲回送和跳頻模式。提供兩種型號的 AD9081。4D4AC 模型支持完整的瞬時通道帶寬，而 4D4AB 模型通過自動配置 DSP，來限制啟動時的瞬時帶寬，從而支持每通道 600 MHz 的最大瞬時帶寬。

DAC 內核基于電流分段架構，可提供差分互補電流輸出，IOUTFS 范圍為 6.43 mA 至 37.75 mA。 ADC 內核基于專有交錯架構，可將殘留交錯雜散產物抑制到本底噪聲中。 為實現(xiàn)寬帶寬運行，使用具有過載保護的高線性度 100 Ω 差分緩沖器將 ADC 內核與 RF ADC 驅動器源隔離。 片上時鐘乘法器可用于合成 RF DAC 和 ADC 時鐘。 或者，可以應用外部時鐘。

靈活的發(fā)送和接收 DSP 路徑可用于對所需的中頻 (IF) 和 RF 信號進行上采樣和下采樣，以降低所需的數據接口速率并有效地滿足帶寬要求。 信道器數據路徑可實現(xiàn)高效的數據傳輸，從而支持最多支持八個獨特射頻頻段的多頻段應用。發(fā)送和接收 DSP 路徑是對稱的，由主數據路徑中的四個粗略數字上變頻 (DUC) 和數字下變頻 (DDC) 模塊以及通道器數據路徑中的八個精細 DUC 和 DDC 模塊組成。 每個 DUC 和 DDC 模塊包括多個插值或抽取級和一個 48 位 NCO，可配置為整數或小數操作模式。粗略 DUC 和 DDC 模塊中的 NCO 支持快速跳頻、相干，并且可以使用 GPIO 進行控制。 DUC 模塊、DDC 模塊和數據路徑可以完全繞過以啟用奈奎斯特操作。

各種輔助 DSP 功能有助于改進系統(tǒng)集成。 數據路徑包括可調整的延遲線，以補償可能出現(xiàn)在器件外部的通道延遲路徑的失配。 發(fā)送數據路徑包括數字增益控制、精細延遲調整和功率放大器保護，以簡化多頻帶發(fā)送器中的 DPD 集成。 接收數據路徑包括一個靈活、可編程的 192 抽頭有限脈沖響應 (PFIR) 濾波器。 該濾波器可以分配給一個或多個 ADC，用于接收均衡，并支持四種不同的配置文件。可以使用 GPIOx 引腳選擇配置文件。 接收數據路徑還包括快速和慢速信號檢測功能，以支持自動增益控制 (AGC)。 數據路徑還包括在時分雙工 (TDD) 應用中降低功耗的功能。所有輔助 DSP 功能都可以完全繞過。

AD9081 還支持接收和發(fā)送數據路徑之間的低延遲數字環(huán)回，以繞過 JESD204 鏈路。數據路徑的數據格式可以是實數或復數 (I/Q)，可選分辨率為 8、12、16 和 24 位，具體取決于 JESD204B 或 JESD204C 模式。

一個 16 通道 JESD204 收發(fā)器端口可用于支持接收和發(fā)送數據路徑上的高數據吞吐率。 8 個 SERDES 通道被指定用于發(fā)送數據路徑，而其他 8 個通道被指定用于接收數據路徑。 收發(fā)器端口支持高達 24.75 Gbps 的 JESD204C 或高達 15.5 Gbps 通道速率的 JESD204B。 JESD204 數據鏈路層高度靈活，允許調整支持目標鏈路吞吐量所需的通道數(或速率)。外部對齊信號 (SYSREF) 可用于保證確定性延遲、相位對齊并有助于多芯片同步。

經由小編的介紹，不知道你對它是否充滿了興趣?如果你想對它有更多的了解，不妨嘗試度娘更多信息或者在我們的網站里進行搜索哦。