芯片將是下述內(nèi)容的主要介紹對(duì)象，通過(guò)這篇文章，小編希望大家可以對(duì)芯片測(cè)試的相關(guān)情況以及信息有所認(rèn)識(shí)和了解，詳細(xì)內(nèi)容如下。

一、什么是芯片測(cè)試

芯片測(cè)試的過(guò)程是將封裝后的芯片置于各種環(huán)境下測(cè)試其電氣特性，如消耗功率、運(yùn)行速度、耐壓度等。經(jīng)測(cè)試后的芯片，依其電氣特性劃分為不同等級(jí)。而特殊測(cè)試則是根據(jù)客戶(hù)特殊需求的技術(shù)參數(shù)，從相近參數(shù)規(guī)格、品種中拿出部分芯片，做有針對(duì)性的專(zhuān)門(mén)測(cè)試，看是否能滿(mǎn)足客戶(hù)的特殊需求，以決定是否須為客戶(hù)設(shè)計(jì)專(zhuān)用芯片。

盡管芯片尺寸在不斷減小，但一個(gè)芯片依然可封裝幾百萬(wàn)個(gè)到上1億個(gè)晶體管，測(cè)試模式的數(shù)目已經(jīng)增加到前所未有的程度，從而導(dǎo)致測(cè)試周期變長(zhǎng)，這一問(wèn)題可以通過(guò)將測(cè)試模式壓縮來(lái)解決，壓縮比可以達(dá)到20%至60%。對(duì)現(xiàn)在的大規(guī)模芯片設(shè)計(jì)，為避免出現(xiàn)容量問(wèn)題，還有必要找到在64位操作系統(tǒng)上可運(yùn)行的測(cè)試軟件。需要提前規(guī)劃的其他實(shí)際參數(shù)包括：需要掃描的管腳數(shù)目和每個(gè)管腳端的內(nèi)存數(shù)量?？梢栽赟oC上嵌入邊界掃描，但并不限于電路板或多芯片模塊上的互連測(cè)試。

為SoC設(shè)備的芯片測(cè)試所做的逐塊測(cè)試規(guī)劃必須實(shí)現(xiàn)：正確配置用于邏輯測(cè)試的ATPG工具;測(cè)試時(shí)間短;新型高速故障模型以及多種內(nèi)存或小型陣列測(cè)試。對(duì)生產(chǎn)線(xiàn)而言，診斷方法不僅要找到故障，而且還要將故障節(jié)點(diǎn)與工作正常的節(jié)點(diǎn)分離開(kāi)來(lái)。此外，只要有可能，應(yīng)該采用測(cè)試復(fù)用技術(shù)以節(jié)約測(cè)試時(shí)間。在高集成度IC測(cè)試領(lǐng)域，ATPG和IDDQ的可測(cè)試性設(shè)計(jì)技術(shù)具備強(qiáng)大的故障分離機(jī)制。

二、芯片測(cè)試面臨問(wèn)題

此外，測(cè)試軟件也面臨著深亞微米工藝和頻率不斷提高所帶來(lái)的新的測(cè)試問(wèn)題。過(guò)去測(cè)試靜態(tài)阻塞故障的ATPG測(cè)試模式已不再適用，在傳統(tǒng)工具上添加功能模式卻難以發(fā)現(xiàn)新的故障。較好的方式是，對(duì)過(guò)去的功能模式組進(jìn)行分類(lèi)以判斷哪些故障無(wú)法檢測(cè)，然后創(chuàng)建ATPG模式來(lái)捕獲這些遺漏的故障類(lèi)型。

隨著設(shè)計(jì)容量的增大以及每個(gè)晶體管測(cè)試時(shí)間的縮短，為了找到與速度相關(guān)的問(wèn)題并驗(yàn)證電路時(shí)序，必須采用同步測(cè)試方法。同步測(cè)試必須結(jié)合多種故障模型，包括瞬變模型、路徑延遲和IDDQ。

業(yè)界一些公司認(rèn)為，將阻塞故障、功能性故障以及瞬變/路徑延遲故障結(jié)合起來(lái)也許是最為有效的測(cè)試策略。對(duì)深亞微米芯片和高頻率工作方式，瞬變和路徑延遲測(cè)試則更為重要。

要解決同步測(cè)試內(nèi)核時(shí)的ATE精度問(wèn)題，并降低成本，就必須找到一種新的方法，這種方法能簡(jiǎn)化測(cè)試裝置的接口 (瞬變和路徑延遲測(cè)試要求測(cè)試裝置接口處時(shí)鐘準(zhǔn)確)，同時(shí)能保證測(cè)試期間信號(hào)有足夠的精確度。

由于SoC內(nèi)存塊中極有可能存在制造缺陷，因此存儲(chǔ)器BIST必須具備診斷功能，一旦發(fā)現(xiàn)問(wèn)題，存在缺陷的地址單元就可以映射到備用地址單元的冗余內(nèi)存，檢測(cè)出的故障地址將放棄不用，避免舍棄整個(gè)昂貴的芯片。

對(duì)小型嵌入式內(nèi)存塊進(jìn)行測(cè)試，無(wú)需另加門(mén)電路或控制邏輯。例如，向量轉(zhuǎn)換測(cè)試技術(shù)可將功能模式轉(zhuǎn)換為一系列的掃描模式。

與BIST方法不同，旁路內(nèi)存塊的功能輸入不需要額外的邏輯電路。由于不需要額外的測(cè)試邏輯，SoC開(kāi)發(fā)工程師可復(fù)用過(guò)去形成的測(cè)試模式。

高級(jí)ATPG工具不僅能并行測(cè)試宏而且能夠確定是否存在沖突，以及詳細(xì)說(shuō)明哪些宏可并行測(cè)試，哪些宏為什么不可以并行測(cè)試。此外，即使宏時(shí)鐘與掃描時(shí)鐘相同(如同步存儲(chǔ)器)，這些宏也可得到有效測(cè)試。

經(jīng)由小編的介紹，不知道你對(duì)它是否充滿(mǎn)了興趣?如果你想對(duì)它有更多的了解，不妨嘗試度娘更多信息或者在我們的網(wǎng)站里進(jìn)行搜索哦。