經過數(shù)十年的發(fā)展，如今芯片設計的每個環(huán)節(jié)已離不開EDA工具的參與，涉及驗證、調試、邏輯綜合、布局布線等全流程。尤其是在關鍵的驗證和調試環(huán)節(jié)，可謂是打通芯片流片的“任督二脈”，如果在這一環(huán)節(jié)受阻，那帶來的“次生傷害”將難以想象。

特別是在當前國內EDA工具市場份額大多被國外巨頭占有的情形下，一方面美國不斷加大制約力度，“卡脖子”強度愈演愈烈；另一方面國際巨頭工具大多越來越趨向于封閉流程。伴隨著國內半導體業(yè)的蓬勃發(fā)展，國內EDA廠商如何著力解決工具從0到1的問題已成為時代的新使命。

看準這一契機，在EDA工具領域多點布局的上海合見工業(yè)軟件集團有限公司（以下簡稱“合見工軟”）近日推出了全新的UVD調試工具，以助力國內半導體設計廠商在驗證和調試環(huán)節(jié)“通關”。

驗證和調試需協(xié)同作戰(zhàn)

之所以驗證和調試至關重要，與數(shù)字芯片的設計需求和設計公司的產品迭代息息相關。

目前數(shù)字芯片的規(guī)模動輒上百億門，且隨著工藝的進階，流片成本居高不下，流片失敗的損失難以估量。更重要的是，重新設計不僅意味著巨量的研發(fā)成本投入，更會導致錯失產品上市的時間窗口，錯過發(fā)展壯大的時機。這對任何一家設計公司來說，都是難以承受之重。

芯片從設計到生產之前的流程中的諸多環(huán)節(jié)都離不開驗證和調試，驗證是為了確保設計符合功能和性能的要求，調試則是針對驗證過程中發(fā)現(xiàn)的缺陷，盡早盡快地找出引起問題的真正原因以便修復，也因而，驗證和調試成為解鎖流片成敗的關鍵環(huán)節(jié)。

“隨著SoC芯片復雜度、集成度的提升和規(guī)模的擴大，驗證工作的占比越來越高，可達到70%以上，一般在設計團隊中的基本配置是一個設計工程師要配備2-3個驗證工程師。其中，調試的工作量則可占到驗證工作的40%以上?！焙弦姽ぼ涃Y深研發(fā)總監(jiān)高波以數(shù)字道出了驗證和調試的“責任”重大。

相應地，這對驗證和調試工具的挑戰(zhàn)也與日俱增。

高波指出，驗證工具和調試工具相輔相成，使命是快速實現(xiàn)驗證收斂。保證覆蓋率、充分并且盡早盡快地發(fā)現(xiàn)問題是對驗證工具的挑戰(zhàn)；調試工具則需要幫助用戶更快地分析并解決功能、性能的問題，同時針對覆蓋率相關問題的分析和調試可以加快覆蓋率收斂。

此外，協(xié)同“作戰(zhàn)”也是必要條件。高波進一步提到，在驗證層面，涉及形式驗證、FPGA原型驗證等不同的驗證工具，為滿足驗證需求，不僅要求驗證工具可協(xié)同工作，互相配合來達到充分的驗證覆蓋率，實現(xiàn)驗證收斂；同時，調試工具作為一個平臺應可支持所有驗證工具的調試，并能支持不同驗證工具協(xié)同仿真情況下的調試。

實現(xiàn)從0到1突破

不得不說，國際廠商在EDA驗證和調試工具領域已然占據了先發(fā)地位，但對于國內蔚然興起的EDA廠商來說，仍有角力的空間和破局的機會。

“驗證和調試工具的架構和技術都需隨著驗證流程和方法學的發(fā)展而不斷創(chuàng)新，國外廠商因長期的積累轉身難免有包袱。在當下的時間節(jié)點，國內EDA廠商可以站在更高的起點，以全面的驗證全景圖為基礎來設計產品的架構和功能，解決從0到1的問題，實現(xiàn)新的突破?！?高波對此充滿信心。

顯然，著眼于調試工具需求深耕細作、打造穩(wěn)定高效的驗證調試平臺成為國內EDA廠商的重要任務。

高波提到，業(yè)界對調試工具的要求側重于：從性能來說，要保證高性能、大容量；從易用性入手，需簡潔易用、使用流暢，以全面保證調試的高效率。此外，在系統(tǒng)層面，需全面支持各種不同驗證工具之間的協(xié)同仿真。

在這一過程中，更要注意與時俱進。高波表示，驗證和調試工具在迭代過程中，要不斷引入驗證方法學和流程的創(chuàng)新，不僅支持功能的調試，還應拓展至功耗、覆蓋率、安全等方面的調試；不僅要支持不同設計層級如RTL和Gate級的需求，還要支持事務級和系統(tǒng)級的驗證調試。

“只有不斷內外兼修，才能不斷提高驗證調試效率，加速驗證收斂?！备卟鞔_說。

對于國內驗證和調試EDA廠商的發(fā)展路徑，高波認為，既要穩(wěn)扎穩(wěn)打，也要布局長遠。

“在打造出滿足上述需求的調試平臺之后，要扎實落地于國內半導體客戶實際項目的應用，解決項目中調試的問題。并且，要以開放的心態(tài)擁抱本土客戶的實際需求，實現(xiàn)差異化優(yōu)勢。在產品實現(xiàn)可用之后，可進一步加強通力合作，持續(xù)打磨產品，不斷突破現(xiàn)有工具的技術包袱和技術壁壘，進一步提升驗證和調試效率，實現(xiàn)好用耐用，走向雙贏。”高波提出了中肯的建議。

UVD的新進階

基于在驗證和調試工具的深刻洞察，加之合見工軟團隊在數(shù)字芯片驗證領域累積的技術資源，以及不破不立的架構創(chuàng)新，合見工軟先聲奪人，在著力研發(fā)多種核心的驗證工具時就已經開始在調試工具方面持續(xù)投入，而今迎來了UVD的上市。

（圖：UVD主界面）

高波詳細介紹道，合見工軟UVD的優(yōu)勢體現(xiàn)在一是簡潔易用，采用了先進的UI技術，界面簡潔，根據所用的功能自適應，大幅提升用戶體驗。二是高效率、高性能，體現(xiàn)在大規(guī)模數(shù)據的處理效率和交互式性能上，如高性能的波形可與當前市場上的主流產品競爭，跟VCD（Value Change Dump）的壓縮比可達幾十到上千倍。

更值得一提的是，合見工軟UVD在架構和數(shù)據接口的設計上“為長遠計”：支持不同驗證工具的調試和不同工具間的數(shù)據統(tǒng)一共通、協(xié)同調試。

而這與合見工軟蓄勢發(fā)布的多款EDA產品和解決方案，包括數(shù)字仿真器、FPGA原型驗證系統(tǒng)、先進封裝協(xié)同設計環(huán)境等，在高難度的數(shù)字驗證、協(xié)同設計等領域率先突圍奠定的基石可謂是相輔相成、交相輝映。

具體來看，合見工軟UVD提供統(tǒng)一的波形和覆蓋率數(shù)據接口，可與其他驗證工具集成，促進不同驗證工具間的數(shù)據整合和協(xié)同。這是目前很多主流工具還不支持的。另外，UVD基于原生架構可以支持測試環(huán)境、設計以及覆蓋率等的集成調試，例如UVD的源代碼窗口已經預留了IDE的支持，將來很容易擴展支持IDE，幫助設計工程師提高效率。

除此以外，合見工軟所有產品都基于創(chuàng)新設計，充分考慮了不同產品之間的協(xié)同。比如：UVD可以與合見工軟的驗證測試管理平臺VPS互相配合，加速回歸測試中缺陷和覆蓋率的調試。

“合見工軟已然構建了相對完整的EDA數(shù)字驗證解決方案，作為調試工具，UVD在客戶的試用中已得到了積極的反饋?！被蛟S客戶的認同是證明UVD實力的最佳佐證。

如今國內半導體設計廠商技術飛速發(fā)展，也誕生了越來越多世界級的IC設計公司，在這一樂觀態(tài)勢下，合見工軟深刻意識到，國內EDA廠商通過與IC廠商互促互進，將進一步夯實本土廠商放眼全球的基礎。

在持續(xù)取得“開門紅”之后，順勢而為的合見工軟也有了更高遠的目標。

高波最后表示，合見工軟在驗證領域擁有眾多資深專家，技術團隊非常有經驗。合見工軟將持續(xù)結合本土特有的優(yōu)勢，保持開放的心態(tài)，擁抱開放的架構，推動建立良好的EDA生態(tài)圈，同時在國內驗證和調試EDA工具領域創(chuàng)新架構、持續(xù)打磨，助力國內半導體設計公司全流程服務。