國產替代是絕對熱點，包括：蝕刻機、清洗設備、chiplet先進封裝、高端光刻膠、特種電子氣體、EDA，甚至連國產軟件和數字貨幣都開始凸凸。所謂chiplet(芯粒)技術，就是將不同芯片的裸片拼搭，將不同IP架構的SoC封裝在一塊硅片上，以成熟制程(14nm以上)的成本，實現(xiàn)先進制程(7nm以下)的性能和良率。

目前的先進封裝技術，包括SiP、WLP、2.5D/3D等，不光國內在搞，國外也在發(fā)展，因為芯片制程到了3nm以下，就開始進入微觀量子態(tài)，摩爾定律快速失效，現(xiàn)有的硅基技術基本到頭。

2020年，英特爾在加入由 Linux 基金會主辦的美國 CHIPS 聯(lián)盟后，曾免費提供 AIB 互連總線接口許可，以支持 Chiplet 生態(tài)系統(tǒng)的建設。但由于該接口許可需要使用英特爾自家的先進封裝技術EMIB，其他廠商一直心存顧慮，導致AIB標準未能普及。

2021 年 5 月，中國計算機互連技術聯(lián)盟(CCITA)在工信部立項了《小芯片接口總線技術要求》，由中科院計算所、工信部電子四院和國內多個芯片廠商合作展開標準制定工作。2022年8月，國際巨頭華為、AMD、英特爾積極布局Chiplet并推出相關產品，與此同時，科技巨頭們還共同成立了Chiplet標準聯(lián)盟，正式推出了通用Chiplet的高速互聯(lián)標準“UCIE”。

Chiplet 的概念源于 Marvell 創(chuàng)始人周秀文博士在 ISSCC 2015 上提出的 Mochi(Modular Chip，模塊化芯片)架構，伴隨著 AMD 第一個將小芯片架構引入其最初的 Epyc 處理器 Naples，Chiplet 技術快速發(fā)展。通過Chiplet技術，使用10nm工藝制造出來的芯片，完全也可以達到7nm芯片的集成度，但是研發(fā)投入和一次性生產投入則比7nm芯片的投入要少的多，新的連接形式在其生產過程中帶動設備需求。Chiplet 模式具備開發(fā)周期短、設計靈活性強、設計成本低和良率高等優(yōu)點?？蓪⒉煌に嚬?jié)點、材質、功能、供應商的具有特定功能的商業(yè)化裸片集中封裝。Chiplet并不是一個新鮮的概念。研究機構Gartner分析師盛陵海對第一財經記者表示，臺積電和英特爾較早就已經開發(fā)了相應的技術，但是早年的技術成本還是較高。“但因為是先進技術，所以有很大的想象空間?！?

在機構看來，隨著芯片制程的演進，由于設計實現(xiàn)難度更高，流程更加復雜，芯片全流程設計成本大幅增加，“摩爾定律”日趨放緩。在此背景下，Chiplet被業(yè)界寄予厚望，或將從另一個維度來延續(xù)摩爾定律的“經濟效益”。

2022年1月，Chiplet標準聯(lián)盟發(fā)布《通用芯?；ミB技術1.0》，這是一個開放的芯?；ミB協(xié)議，旨在芯片封裝層面確立互聯(lián)互通的統(tǒng)一標準，滿足客戶對可定制封裝要求。另外，今年3月，英特爾、AMD、ARM、高通、臺積電、三星、日月光等芯片廠商與Google云、Meta(原FaceBook)、微軟等共同成立了Chiplet標準聯(lián)盟，正式推出了通用Chiplet的高速互聯(lián)標準“UCIE”，旨在定義一個開放的、可互操作的標準，用于將多個Chiplet通過先進封裝的形式組合到一個封裝中。

理想情況下，UCIE標準將允許芯片制造商混合和匹配使用不同制造工藝技術的芯片，并由不同公司制造成內置在單個封裝內的產品。這意味著將美光制造的存儲芯片、AMD制造的CPU芯片和高通制造的無線調制解調器將可以組裝在一起，這將可以大大提高性能，同時節(jié)省大量電力。而且Chiplet可以大幅提高大型芯片的良率，有利于降低設計的復雜度和設計成本，有望降低芯片制造的成本。

自從英特爾開始公開采用平鋪方法以來，英特爾在消息傳遞方面一直保持一致的一項內容是，不同的晶體管在不同的工藝上以最佳方式工作。轉向小芯片允許英特爾匹配晶體管類型以進行處理。在瓷磚中制造消費類設備的部分挑戰(zhàn)是英特爾需要大規(guī)模制造。這意味著英特爾需要有一個實施成本相對較低的工藝。Foveros 是英特爾在其大部分下一代產品組合中使用的一系列技術。