理想半導(dǎo)體開(kāi)關(guān)的挑戰(zhàn)
掃描二維碼
隨時(shí)隨地手機(jī)看文章
在最新的功率半導(dǎo)體技術(shù)中，開(kāi)關(guān)速度是最顯眼的屬性，但是在實(shí)際電路中，高邊緣速率會(huì)造成獨(dú)有的問(wèn)題。本博客將講解這個(gè)問(wèn)題和簡(jiǎn)單的解決方法。
自從IBM于1958年設(shè)計(jì)了第一個(gè)管以“開(kāi)關(guān)模式供電”后，功率轉(zhuǎn)換器設(shè)計(jì)師們就一直夢(mèng)想擁有沒(méi)有導(dǎo)電損耗和開(kāi)關(guān)損耗的理想開(kāi)關(guān)。當(dāng)然，所有開(kāi)關(guān)技術(shù)都降低了開(kāi)態(tài)損耗，而且借助最新的寬帶隙半導(dǎo)體，750V額定值的器件現(xiàn)在可以將電阻降低到6毫歐以下。這些技術(shù)尚未達(dá)到物理極限，因此預(yù)計(jì)該值還可進(jìn)一步降低。在當(dāng)今的高性能功率設(shè)計(jì)中，邊緣速率（V/ns）有所升高，從而降低了開(kāi)關(guān)損耗，因而可以實(shí)現(xiàn)更高的頻率、更小的磁性元件和更高的功率密度。然而，這些快速邊緣速率提高了造成電磁干擾設(shè)計(jì)相關(guān)問(wèn)題的可能性，這些問(wèn)題會(huì)與電路寄生效應(yīng)交互，還會(huì)造成不想要的振蕩和電壓尖峰。借助良好的設(shè)計(jì)實(shí)踐，這些問(wèn)題可以使用小緩沖電路解決。
實(shí)際電路中的高電流邊緣速率會(huì)導(dǎo)致電壓尖峰和振鈴
那么，這個(gè)問(wèn)題有多嚴(yán)重呢？如果我們看到速率達(dá)到3000A/μs，也就是典型的碳化硅開(kāi)關(guān)值，那么根據(jù)熟悉的E=-Ldi/dt公式，僅100nH連接電感或漏電電感就會(huì)產(chǎn)生300V尖峰電壓。100nH僅僅是幾英寸PCB印制線的電感或者變壓器漏電電感的真實(shí)值，因此，這種情況就是通常是會(huì)看到的真實(shí)情況，而且可能需要一個(gè)好示波器才能看到整個(gè)電壓瞬態(tài)。不過(guò)該開(kāi)關(guān)在看到瞬態(tài)方面沒(méi)有問(wèn)題，而且如果它超過(guò)額定雪崩電壓能量，則會(huì)立即停止運(yùn)轉(zhuǎn)。在任何電路電容下，該尖峰都會(huì)振鈴，從而讓測(cè)量的電磁干擾釋放達(dá)到峰值。一個(gè)補(bǔ)救措施是嘗試降低電路電感，但是這通常不是實(shí)際操作中的選擇。除此以外，還可以大幅降低該開(kāi)關(guān)的電壓，代價(jià)是影響成本和導(dǎo)通電阻，也可以使用串聯(lián)柵極電阻放緩邊緣速率。這個(gè)儀器并不敏感，它延遲了波形，從而通過(guò)限制占空比限制了高頻運(yùn)行，還提高了開(kāi)關(guān)損耗，同時(shí)不影響振鈴。緩沖電路可以允許快速開(kāi)關(guān)，而且會(huì)減小尖峰和抑制振鈴。在過(guò)去的大電容器和大功率電阻時(shí)代，例如與IGBT一起使用時(shí)，這看上去像是一個(gè)“暴力破解”方法，用于嘗試降低大“尾”電流效應(yīng)。然而，對(duì)于SiC FET等開(kāi)關(guān)而言，這是一個(gè)非常高效的解決方案。在這種情況下，主要使用緩沖電路抑制振鈴，同時(shí)限制峰值電壓，而且因?yàn)槠骷娙莘浅５?，振鈴頻率高，所以只需要使用一個(gè)非常小的緩沖電路電容器，通常為200pF左右，并使用幾歐姆的串聯(lián)電阻。和預(yù)期一樣，電阻會(huì)耗散部分功率，但是它實(shí)際上會(huì)通過(guò)限制硬開(kāi)關(guān)和軟開(kāi)關(guān)應(yīng)用中的電壓/電流重疊來(lái)降低關(guān)閉損耗。
在高負(fù)荷下使用緩沖電路可提升整體效率
在打開(kāi)時(shí)，緩沖電路會(huì)耗散額外的能量，因此需要考慮總損耗E(ON)+ E(OFF)才能公正地評(píng)估它的好處。圖1將一些測(cè)量值代入E(TOTAL)，以體現(xiàn)40毫歐SiC FET在40kHz下的運(yùn)行狀況，考慮了三種情況：無(wú)緩沖電路，RG(ON)和RG(OFF)為5歐姆（藍(lán)線）；200pF/10歐姆緩沖電路，RG(ON) = 5歐姆，RG(OFF) = 0歐姆（黃線）；無(wú)緩沖電路，RG(ON) = 5歐姆，RG(OFF) = 0歐姆（綠線）。從中可以看出E(TOTAL)非常低，但是振鈴過(guò)高，因而不可行。在電流大的情況下，使用緩沖電路的好處很明顯，與僅調(diào)整柵極電阻相比，在40A下的耗散降低約10.9W。在輕負(fù)載下，緩沖電路的整體損耗較高，但是在這些條件下，系統(tǒng)耗散很低。
【圖1：使用小緩沖電路時(shí)的能量節(jié)約】
圖2顯示的是使用緩沖電路降低振鈴的效應(yīng)。
緩沖電路易于實(shí)施
綜上所述，緩沖電路是一個(gè)好解決方案，但是切實(shí)可行嗎？在實(shí)踐中，獨(dú)立的緩沖電路電阻耗散的熱量不到1瓦，而且可以是小型的表面安裝器件。電容器需要高額定電壓，但是電容值低，因此體積也小。SIC FET的導(dǎo)電損耗和動(dòng)態(tài)損耗都低，接近理想開(kāi)關(guān)，而且只需增加一個(gè)小緩沖電路，它就可以發(fā)揮全部潛力，且不會(huì)造成過(guò)高的電磁干擾或電壓應(yīng)力問(wèn)題。更“完美”的是，SiC FET的柵極驅(qū)動(dòng)簡(jiǎn)單，整體二極管損耗低，且到外部散熱片的熱阻低。還有什么理由不喜歡它呢？
下載文檔
