最先享受到這一輪半導體產能大擴充紅利的是設備廠商。據美國科磊公司（KLA-Tencor）資深客戶合作副總兼首席營銷官Oreste Donzella介紹，2017年全球半導體設備業(yè)營收創(chuàng)歷史記錄，首次超過400億美元，同比增長27%，超過半導體行業(yè)的整體增長速度（約21%）。據市場調研機構IC Insights估計，2018年與2019年規(guī)劃產能合計將為歷史最高水平，超過2006年與2007年那一波投資。“我們判斷半導體產業(yè)會成長，但沒有想到成長速度這么快，我預計市場還會維持增長勢頭，現在看半導體行業(yè)發(fā)展前景，還是非常光明的?！?

這一輪投資即始于中國2014年開始的半導體產業(yè)發(fā)展推進計劃，伴隨政策支持與市場資金到位，中國大陸晶圓廠產能規(guī)劃大幅增加，“我們可以看到，半導體項目在中國正遍地開花，從東北到深圳，從上海到重慶、成都，各地都在上新項目?！?

中國廠商產能擴充也引發(fā)競爭對手重視，全球主要廠商紛紛加碼，其中三星在2017年半導體資本支出達到聳人聽聞的260億美元，主要用于擴充存儲器及晶圓代工廠產能。

這樣的投資熱潮無疑給設備廠商又帶來一段黃金時期，中國市場表現尤其出色?！霸谥袊袌?，科磊2017年訂單數是2016年的3倍，從現在得到的數據來展望2018年，也將有非常強勁的市場表現。”O(jiān)reste Donzella表示，2017年對科磊來說是一個超級大年，2018年雖然難以維持類似增速，但仍將維持強勢表現，尤其是大陸市場，“中國大陸的半導體行業(yè)，總是有一些驚喜?！?

制程管控面臨的新挑戰(zhàn)

對科磊所在的制程管控設備行業(yè)而言，2017年毫無疑問是大豐收的一年，全行業(yè)銷售額首次突破50億美元。

降低成本是工藝尺寸不斷縮小的最大動力之一，而良率則是每一種新工藝從試產到量產后最嚴峻的考驗，科磊生產的設備，主要就是幫助客戶進行制程控制，用最短的時間將新投產的工藝良率提高到可以大規(guī)?；a的要求。

當前半導體在工藝制程上遇到的麻煩，主要是由工藝尺寸縮小與新的光刻技術引入（EUV）所帶來，不過也有一些特殊應用會制程管控帶來新挑戰(zhàn)，比如3D存儲器，工藝尺寸沒有縮小，但由于堆疊增加，所以給提升良率帶來很大困擾。 “為什么制程控制現在這么難？”O(jiān)reste Donzella解釋，“最新的制程有一千個生產步驟，超過十億個晶體管，超過一英里長的導線，通通放在一個郵票大小的晶片（die）上，整個生產環(huán)節(jié)都要完美控制，中間出現任何問題，都可能會造成器件不工作?！?

制程管控三階段

Oreste Donzella指出，要實現制程管控，需要在半導體制造流程的不同環(huán)節(jié)插入檢測與量測步驟，全流程監(jiān)控半導體制造過程。“在一千個的半導體制程步驟中，必須要加入不同的檢測和量測步驟，才可以確保在器件制造期間，不會因致命性問題導致良率極低，甚至為零?！?

在半導體產品生命周期的不同階段，制程管控實施的策略也有較大的差異?！巴ǔＮ覀儗⒅瞥坦芸胤譃槿齻€階段：研發(fā)階段、試量產階段以及大規(guī)模量產階段。每個階段制程控制策略不同，檢測與量測的需求也不同。舉個例子，在研發(fā)階段，一千個生產步驟中，至少三五百步都需要做檢測與量測，到了大量生產的時候，如果出現良率問題，通常很快就能知道問題出在哪里，因為大部分問題都在研發(fā)和試量產階段解決掉了。所以到大量生產的時候，就需要調整制程控制的策略，以高良率和高產出率為目標。”

具體來說，在研發(fā)階段，盡可能將新技術、新材料引入的缺陷解決掉，以防止風險累積；在試量產階段，以發(fā)現并解決良率問題為根本原則，要爭取將所有良率問題在大規(guī)模量產之前解決掉；在大規(guī)模量產階段，制程控制的重點變成保持穩(wěn)定的高良率，其次是改善生產可預測性。

3D NAND是一個新怪獸

“最新300毫米（12英寸）的晶圓廠（Fab），可能要花一百億美元，按照正常折舊速度，一天就要分攤四百萬美元，折舊的壓力非常大?！監(jiān)reste Donzella表示，良率是先進工藝落地首先要解決的問題，“良率每提升一個百分點，就相當于增加千萬美元的營收。”

KLA-Tencor資深客戶合作副總兼首席營銷官Oreste Donzella

但當閃存從二維工藝轉換到三維工藝時，很多廠商遇到的問題。Oreste Donzella對TechSugar表示，3D NAND閃存在一開始確實遇到了嚴重的良率問題，對半導體廠商而言，3D NAND就是一個新怪獸（new animal），整個產業(yè)鏈上下游需要通力合作，“我們和客戶一起學習，花了兩年的時間，才把良率拉了起來?！?

科磊主要是通過三個手段來提升良率。首先，檢測與量測堆疊層的參數，獲取晶圓的形狀參數（pattern wafer geography），“在生產控制上，科磊有專用的PWG2來做監(jiān)測；其次，通過光學關鍵尺寸（Critical Dimension）量測平臺，確保每一層堆疊平平整整；第三，在空白晶圓（bare wafer）檢測時，通過SP3、SP5等新設備，確保每一層都不會引入缺陷。

“3D NAND良率現在已經不錯，但并不是說我們就可以高枕無憂，”O(jiān)reste Donzella說道，“因為每一家廠商都在準備增加堆疊層數，例如從64層發(fā)展到96層。”