在這篇文章中，小編將為大家?guī)?a href="/tags/FPGA" target="_blank">FPGA電源排序方案的相關(guān)報(bào)道。如果你對本文即將要講解的內(nèi)容存在一定興趣，不妨繼續(xù)往下閱讀哦。

一、FPGA設(shè)計(jì)

FPGA設(shè)計(jì)不是簡單的芯片研究，主要是利用 FPGA 的模式進(jìn)行其他行業(yè)產(chǎn)品的設(shè)計(jì)。與 ASIC 不同，F(xiàn)PGA在通信行業(yè)的應(yīng)用比較廣泛。通過對全球FPGA產(chǎn)品市場以及相關(guān)供應(yīng)商的分析，結(jié)合當(dāng)前我國的實(shí)際情況以及國內(nèi)領(lǐng)先的FPGA產(chǎn)品可以發(fā)現(xiàn)相關(guān)技術(shù)在未來的發(fā)展方向，對我國科技水平的全面提高具有非常重要的推動(dòng)作用。

與傳統(tǒng)模式的芯片設(shè)計(jì)進(jìn)行對比，F(xiàn)PGA 芯片并非單純局限于研究以及設(shè)計(jì)芯片，而是針對較多領(lǐng)域產(chǎn)品都能借助特定芯片模型予以優(yōu)化設(shè)計(jì)。從芯片器件的角度講，F(xiàn)PGA 本身構(gòu)成了半定制電路中的典型集成電路，其中含有數(shù)字管理模塊、內(nèi)嵌式單元、輸出單元以及輸入單元等。在此基礎(chǔ)上，關(guān)于FPGA芯片有必要全面著眼于綜合性的芯片優(yōu)化設(shè)計(jì)，通過改進(jìn)當(dāng)前的芯片設(shè)計(jì)來增設(shè)全新的芯片功能，據(jù)此實(shí)現(xiàn)了芯片整體構(gòu)造的簡化與性能提升。

當(dāng)采用現(xiàn)場可編程門陣列 (FPGA) 進(jìn)行設(shè)計(jì)時(shí)，電源排序是需要考慮的一個(gè)重要的方面。

二、技術(shù)設(shè)計(jì)中，可采用的2種FPGA電源排序方案

下面，本文介紹兩種在技術(shù)設(shè)計(jì)過程中，可以采用的兩種解決方案。

方法一：把PGOOD 引腳級聯(lián)至使能引腳

實(shí)現(xiàn)排序的一種基本的成本效益型方法是把一個(gè)電源的電源良好 (PG) 引腳級聯(lián)至相繼的下一個(gè)電源的使能(EN) 引腳。

第二個(gè)電源在 PG 門限得到滿足（通常是在電源達(dá)到其終值的90% 之時(shí)）時(shí)開始接通。這種方法的優(yōu)勢是成本低，但是無法輕松地控制定時(shí)。在EN 引腳上增設(shè)一個(gè)電容器會(huì)在電路級之間引入定時(shí)延遲。然而，此方法在溫度變化和反復(fù)電源循環(huán)期間是不可靠的。而且，這種方法并不支持?jǐn)嚯娕判颉?

方法二：采用一個(gè)復(fù)位 IC 來實(shí)現(xiàn)排序

另一種可以考慮的用于上電排序的簡單選項(xiàng)是采用一個(gè)具有時(shí)間延遲的復(fù)位 IC。當(dāng)采用此選項(xiàng)時(shí)，復(fù)位 IC 以嚴(yán)格的門限限值來監(jiān)視電源軌。一旦電源軌處于其終值的3%（或更?。┮詢?nèi)，復(fù)位 IC 將進(jìn)入由解決方案定義的等待周期，然后再執(zhí)行下一個(gè)電源軌的上電操作。該等待周期可以采用 EEPROM 編程到復(fù)位 IC 中，也可利用外部電容器來設(shè)定。圖 2 示出了一款典型的多通道復(fù)位IC。采用復(fù)位 IC 來實(shí)現(xiàn)上電排序的優(yōu)點(diǎn)是解決方案處于受監(jiān)視的狀態(tài)。

以上便是小編此次帶來的全部內(nèi)容，十分感謝大家的耐心閱讀，想要了解更多相關(guān)內(nèi)容，或者更多精彩內(nèi)容，請一定關(guān)注我們網(wǎng)站哦。