人工智能正在改變我們的世界，推動前所未有的增長和創(chuàng)新。這場革命的核心是高性能芯片，其特點是復雜性、精度要求和先進技術的集成度不斷提高。

這種爆炸性的變化對數(shù)字技術和半導體制造所依賴的自動化測試系統(tǒng)提出了新的要求。這是一次全面的轉(zhuǎn)變，需要靈活的測試策略來應對新的工藝架構、異構封裝以及硬件和軟件集成的復雜性。

當今的半導體測試行業(yè)采用多管齊下的方法來應對這些不同的挑戰(zhàn)。通過改進測試設備、集成人工智能、采用新標準和優(yōu)化測試流程，自動化測試設備 (ATE) 行業(yè)確保能夠跟上半導體技術的快速發(fā)展和制造商的需求。

融合因素日益復雜

數(shù)十年來，數(shù)字縮放已成功實現(xiàn)了數(shù)字能力和晶體管密度的指數(shù)級增長。雖然晶圓廠縮放帶來的一些好處似乎正在放緩(主要是成本和功率)，但先進節(jié)點將繼續(xù)縮小到 5 納米以下。每代半導體都包含數(shù)百萬個必須測試和驗證的晶體管。

與此同時，業(yè)界正轉(zhuǎn)向多個異構集成半導體芯片(又稱小芯片)的先進封裝。這一舉措使制造商能夠在單個封裝內(nèi)組合不同類型的處理單元(例如 CPU、GPU 和 AI 加速器)以及高帶寬內(nèi)存，從而優(yōu)化特定應用的性能。通過解決與單片設計相關的限制，小芯片和 2.5D/3D 封裝等先進封裝可實現(xiàn)更高的性能、更高的效率和更大的靈活性。

同時，異構集成使測試過程變得復雜。測試這些集成封裝需要高度精確的策略。例如，必須開發(fā)專門的探針和接口，以確保每個芯片及其集成系統(tǒng)的功能、可靠性和性能。

測試半導體器件

人工智能和高性能計算 (HPC)的快速發(fā)展預示著晶體管規(guī)模和封裝密度的持續(xù)增長。5G、Wi-Fi 6 和 Wi-Fi 7 等技術正在推動對更快數(shù)據(jù)傳輸速率和更高帶寬解決方案的需求，提供對工業(yè)和商業(yè)自動化至關重要的實時數(shù)據(jù)傳輸。

這些因素共同導致對 ATE 的需求和對半導體測試合作伙伴的依賴迅速增加。成功采用新的、更小的節(jié)點(例如 2 納米)進一步增加了對工程專業(yè)知識和工具的壓力，包括對于通過良率學習和峰值生產(chǎn)減少錯誤至關重要的 ATE。

靈活的測試策略優(yōu)化產(chǎn)量、測試成本和質(zhì)量

靈活的測試策略正在隨著這些需求而發(fā)展，以應對新工藝節(jié)點、基于芯片的架構和其他新興技術所帶來的挑戰(zhàn)。

通過系統(tǒng)級測試補充 ATE

動態(tài)測試覆蓋范圍連接 ATE 和系統(tǒng)級測試 (SLT)——一種用于在模擬最終使用環(huán)境的條件下評估半導體設備的測試方法。

結果是對設備功能以及與軟件和其他硬件組件的交互進行更全面的驗證——這對 SoC 和系統(tǒng)級封裝 (SIP) 等先進半導體技術尤其有益，因為在這些技術中，真實世界的交互和軟件集成至關重要?？梢杂行У刈R別故障，平衡成本，制造商可以利用數(shù)據(jù)分析來提高產(chǎn)量。

預集成和綜合測試選項

確保只有功能正常的芯片和中介層才能集成到最終封裝中，這一點至關重要。嚴格的預集成測試(已知良好芯片和已知良好中介層流程)可驗證每個組件的功能，并降低出現(xiàn)缺陷的可能性。對于 3D 堆疊 IC 中的全面測試訪問，堆疊范圍的 3D-DFT 測試訪問架構可實現(xiàn)對可靠性和性能的有效測試。

考慮新興技術和測試要求

硅光子學等新技術的引入是為了解決數(shù)據(jù)中心的功耗問題。然而，這項技術也帶來了同時進行數(shù)字和光子測試的需求——這是行業(yè)仍在開發(fā)的一種能力。隨著光子學與電子學的日益融合，需要針對共封裝光學器件進行優(yōu)化的光子學測試儀，以確保數(shù)據(jù)中心和 HPC 應用所需的高數(shù)據(jù)傳輸速率和低功耗。

利用數(shù)據(jù)分析和人工智能集成

理想情況下，測試合作伙伴將利用 ATE 的數(shù)據(jù)分析來提供制造流程的反饋和控制。這些數(shù)據(jù)有助于識別趨勢和異常，從而進行主動調(diào)整，以提高產(chǎn)量并降低成本。

AI 可以幫助分析趨勢、優(yōu)化測試參數(shù)并做出實時決策，以提高測試效率。這種集成需要在半導體生命周期的不同階段之間實現(xiàn)安全的數(shù)據(jù)共享，這在分段式無晶圓廠模式下尤其具有挑戰(zhàn)性。

例如，隨著設備從晶圓轉(zhuǎn)移到封裝再到 SLT，ATE 行業(yè)必須確定最有效的故障機制篩查點。隨著特定設備的制造工藝日趨成熟，此類決策由人為做出，但它們的關鍵支持在于動態(tài)測試覆蓋率，ATE 和 SLT 系統(tǒng)之間有通信鏈路，以確定應檢測和解決故障的位置。AI 算法的集成可以進一步增強這一過程，管理測試過程中生成的大量數(shù)據(jù)，以確保高質(zhì)量且經(jīng)濟高效的測試。

平衡測試覆蓋率以優(yōu)化產(chǎn)量、成本和質(zhì)量

實施靈活的測試流程需要同時使用“左移”和“右移”策略來優(yōu)化總體質(zhì)量成本，平衡早期和后期測試階段之間的權衡。數(shù)據(jù)分析可用于確定半導體制造過程中的最佳測試點。

早期測試可最大程度降低廢品成本，而后期測試則可確保全面的質(zhì)量控制。這種整體方法可優(yōu)化整個測試生態(tài)系統(tǒng)，提高產(chǎn)量、降低成本并保持高質(zhì)量。

推動增長并塑造行業(yè)

AI 應用已經(jīng)對測試市場產(chǎn)生了深遠影響，但 ATE 行業(yè)正處于增長趨勢的早期階段，這一趨勢將在未來幾年內(nèi)顯現(xiàn)出來。AI 是一個變革性的長期增長動力，該行業(yè)已經(jīng)看到了其在網(wǎng)絡以及高級駕駛輔助系統(tǒng) (ADAS) 等邊緣 AI 應用中的影響。

展望未來，在半導體測試市場中，計算市場規(guī)模預計將以比之前預期更快的速度增長，到 2024 年總目標市場 (TAM) 將達到 16 億美元。

如今，人工智能帶來的行業(yè)增長集中在構建云人工智能功能，尤其是在海量數(shù)據(jù)集上訓練大型語言模型 (LLM)。當 LLM 用于解決現(xiàn)實世界中的問題時，即通過云端和邊緣的推理應用程序，將產(chǎn)生業(yè)務影響。半導體測試是這種影響的核心，它依靠工具、數(shù)據(jù)和協(xié)作來確保數(shù)字系統(tǒng)和設備的質(zhì)量和可靠性。

訓練 LLM 的硬件要求非常高，包括通用、細粒度計算、高帶寬內(nèi)存、密集網(wǎng)絡互連和強大的功率——所有這些都需要創(chuàng)新的測試策略來確保質(zhì)量和可靠性。

人工智能時代與半導體測試

人工智能時代為先進封裝中的異構集成帶來了新機遇。結合先進節(jié)點和新興技術(例如新互連標準)，這些發(fā)展對 EDA 到生產(chǎn)流程和優(yōu)化工作產(chǎn)生了指數(shù)級壓力。

應對這些挑戰(zhàn)需要創(chuàng)新的測試策略、先進的設備，并注重硬件和軟件集成，以確認當今復雜半導體的可靠性和性能。靈活而全面的半導體測試策略對于優(yōu)化產(chǎn)量、測試成本和質(zhì)量至關重要。

測試合作伙伴應提供動態(tài)測試覆蓋率、整個制造流程中的平衡測試、關注新興技術、持續(xù)改進的數(shù)據(jù)分析以及測試流程中的 AI 集成。這些因素對于確保 AI 時代的半導體器件質(zhì)量和可靠性至關重要。

與測試合作伙伴合作可確保采用全面的方法——創(chuàng)建強大的測試網(wǎng)絡，通過有效檢測故障來優(yōu)化質(zhì)量成本，平衡成本并利用數(shù)據(jù)分析來提高產(chǎn)量。