中國上海，2025 年 7 月 16 日 ——楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布業(yè)內首個 LPDDR6/5X 內存 IP 系統(tǒng)解決方案完成流片。該解決方案已經過優(yōu)化，運行速率高達 14.4Gbps，比上一代 LPDDR DRAM 快 50%。全新的 Cadence® LPDDR6/5X 內存 IP 系統(tǒng)解決方案是擴展 AI 基礎架構的關鍵驅動因素。經過擴展之后，AI 基礎架構可以適應新一代 AI LLM、代理 AI 及其他垂直領域計算密集型工作負載對于內存帶寬和容量的需求。在這方面，Cadence 目前正在與領先的 AI、高性能計算（HPC）和數據中心客戶進行多項合作。

Cadence LPDDR6/5X system solution example

Cadence滿足 JEDEC LPDDR6/5X 標準的IP 包括先進的 PHY 架構和高性能控制器，旨在最大限度地改善功耗、性能和面積（PPA），同時支持 LPDDR6 和 LPDDR5X DRAM 協(xié)議，以實現更高的靈活性。該解決方案利用 Cadence Chiplet 框架，支持原生集成到傳統(tǒng)單片 SoC 和多芯片系統(tǒng)架構中，從而實現異構Chiplet 集成。包含上一代 LPDDR的Chiplet框架已于 2024 年成功流片。

Cadence 高級副總裁兼芯片解決方案事業(yè)部總經理 Boyd Phelps 表示：“數據中心從 HPC 計算虛擬化進化到大規(guī)模 AI 訓練和推理，推動了 AI 基礎架構的大規(guī)模建設，在此背景下，必須思考如何通過內存接口實現高效的數據移動。LPDDR6 已成為加速計算的關鍵推動因素，可提供高效執(zhí)行 AI 推理所需的速度、帶寬、功耗配置和容量。憑借此次流片，Cadence 將繼續(xù)保持我們在內存 IP 領域的卓越地位，提供業(yè)界首款以集成子系統(tǒng)形式交付的 LPDDR6 方案，并針對客戶應用進行了優(yōu)化。”

完整的PHY和控制器內存系統(tǒng)采用全新高性能、可擴展且適應性強的架構，該架構基于Cadence久經考驗且大獲成功的DDR5 12.8Gbps、LPDDR5X 10.7Gbps和GDDR7-36G產品線。作為Cadence全新LPDDR6 IP產品線的首款產品，它支持LPDDR6和LPDDR5X標準，包括LPDDR5X CAMM2。

此先進的 LPDDR6/5X 內存 IP 系統(tǒng)解決方案適用于 AI、移動、消費電子、企業(yè) HPC 和云數據中心市場，可為具有各種性能、容量和成本目標的最終產品提供更大的靈活性，確保長時間的生產運行。LPDDR6/5X PHY 可針對不同的封裝和系統(tǒng)拓撲進行定制，并可作為插入式硬核提供。這能確?？焖倏煽康募?，也就意味著加快上市速度。

Cadence LPDDR6/5X 控制器包含一套完整的行業(yè)標準和先進的內存接口功能，例如支持 Arm® AMBA® AXI 總線。內存控制器作為RTL軟核提供，以便在功能、功耗、面積和性能方面提供更大的靈活性。

Cadence LPDDR6 解決方案包含 LPDDR6 內存模型，允許工程師執(zhí)行全面的驗證，并確保系統(tǒng)級芯片（SoC）設計與最新的 JEDEC 接口標準兼容，幫助他們盡快采用這項新技術。LPDDR6 內存模型包括一套完整的協(xié)議檢查、功能覆蓋和驗證計劃。

新的 LPDDR6/5X IP 是 Cadence 全面的內存 IP 系統(tǒng)解決方案系列的最新成員，該系列產品還包括 DDR、GDDR 和 HBM。Cadence 內存 IP 采用公司卓越的模擬/混合信號設計工具進行設計。當與 Cadence 基于 UCIe? 的Chiplet框架結合使用時，新的 LPDDR6/5X IP 和 Cadence 其他先進的內存和接口 IP 可提供一個優(yōu)化的解決方案，支持快速的Chiplet實現。