去耦電容和旁路電容是保障電源穩(wěn)定性和信號完整性的核心元件。盡管它們的原理和作用常被討論，但實(shí)際布局中的細(xì)節(jié)往往決定成敗。

一、基礎(chǔ)概念與核心作用

去耦電容：主要用于抑制電源電壓波動(dòng)，為芯片提供瞬態(tài)電流補(bǔ)償。例如，當(dāng)芯片突然需要大電流時(shí)，去耦電容能快速補(bǔ)充電荷，避免電源軌電壓跌落。

旁路電容：針對高速數(shù)字電路(信號上升/下降時(shí)間短、主頻>500kHz)，吸收高頻噪聲和浪涌電壓，防止干擾通過電源路徑傳播。

二、布局五大黃金原則

1. 流經(jīng)原則：電流路徑必須優(yōu)先經(jīng)過電容

? 錯(cuò)誤做法：電源先進(jìn)入芯片引腳，再通過電容接地。

? 正確方案：電容應(yīng)緊鄰電源引腳，電流路徑為：電源輸入→電容→芯片。此設(shè)計(jì)可最小化回路電感，提升瞬態(tài)響應(yīng)速度。

2. 順序原則：先大后小，分級濾波

? 容量搭配：例如10μF電解電容(低頻儲能)+0.1μF陶瓷電容(高頻濾波)。大電容負(fù)責(zé)低頻噪聲抑制，小電容應(yīng)對高頻干擾。

? 布局順序：大電容距離芯片稍遠(yuǎn)(如2-3cm)，小電容緊貼引腳。避免大小電容并聯(lián)時(shí)因寄生電感形成諧振。

3. 就近原則：小電容必須貼緊引腳

? 關(guān)鍵數(shù)據(jù)：電容與引腳的距離每增加1cm，回路電感增加約10nH。對于0.1μF電容，超過2cm的走線會導(dǎo)致其自諧振頻率降至10MHz以下，失去高頻濾波能力。

? 操作建議：0402封裝電容的引腳焊盤與芯片電源引腳間距≤0.3mm，走線寬度≥0.2mm以降低阻抗。

4. 共地原則：統(tǒng)一參考平面，拒絕過孔“斷鏈”

? 錯(cuò)誤案例：多顆電容分別通過不同過孔接地，導(dǎo)致地電位不一致。

? 正確方案：所有電容的接地端連接至同一層完整地平面，優(yōu)先使用通孔(via)直接連接，避免過孔串聯(lián)。實(shí)測表明，共地設(shè)計(jì)可使噪聲抑制效率提升40%。

5. 一對一原則：每個(gè)電源引腳獨(dú)立配置

? 典型錯(cuò)誤：多個(gè)電源引腳共用一個(gè)電容。

? 后果：當(dāng)某引腳電流突變時(shí)，其他引腳的電容無法及時(shí)響應(yīng)，導(dǎo)致電壓波動(dòng)。

? 解決方案：即使同一芯片的相鄰電源引腳，也應(yīng)分別配置獨(dú)立電容，間距建議≤1mm。

三、模擬電路的特殊處理

對于運(yùn)放、ADC等模擬芯片，旁路電容需遵循更嚴(yán)苛的規(guī)則：

獨(dú)立供電路徑：每級運(yùn)放的電源引腳必須配置獨(dú)立電容，避免級間串?dāng)_。

磁珠隔離：在多級運(yùn)放的電源路徑中串聯(lián)磁珠(如100Ω@100MHz)，可抑制高頻噪聲跨級傳播。

布局隔離：模擬電源區(qū)域與數(shù)字電源區(qū)域需用隔離帶(如0.5mm寬地線)分割，防止噪聲耦合。

四、高頻場景優(yōu)化方案

超高頻噪聲抑制(>100MHz)

? 采用0.01μF陶瓷電容(X7R材質(zhì))，其自諧振頻率可達(dá)500MHz以上。

? 在芯片電源引腳與地之間并聯(lián)多個(gè)不同容值電容(如0.01μF+0.1μF+1μF)，覆蓋全頻段噪聲。

電源完整性強(qiáng)化

? 使用帶屏蔽層的電容(如Murata GRM系列)，減少電場輻射。

? 在PCB頂層和內(nèi)層分別布置電容，形成立體濾波網(wǎng)絡(luò)。

PCB布局時(shí)去耦電容擺放技巧

實(shí)際的電容在低于Fr的頻率呈現(xiàn)容性，而在高于Fr的頻率上則呈現(xiàn)感性，所以電容更像是一個(gè)帶阻濾波器。

10uF的電解電容由于其ESL較大，F(xiàn)r小于1MHz，對于50Hz這樣的低頻噪聲有較好的濾波效果，對上百兆的高頻開關(guān)噪聲則沒有什么作用。

電容的ESR和ESL是由電容的結(jié)構(gòu)和所用的介質(zhì)決定的，而不是電容量。通過使用更大容量的電容并不能提高抑制高頻干擾的能力，同類型的電容，在低于Fr的頻率下，大容量的比小容量的阻抗小，但如果頻率高于Fr，ESL決定了兩者的阻抗不會有什么區(qū)別。

電路板上使用過多的大容量電容對于濾除高頻干擾并沒有什么幫助，特別是使用高頻開關(guān)電源供電時(shí)。另一個(gè)問題是，大容量電容過多，增加了上電及熱插拔電路板時(shí)對電源的沖擊，容易引起如電源電壓下跌、電路板接插件打火、電路板內(nèi)電壓上升慢等問題。

電容去耦的一個(gè)重要問題是電容的去耦半徑。大多數(shù)資料中都會提到電容擺放要盡量靠近芯片，多數(shù)資料都是從減小回路電感的角度來談這個(gè)擺放距離問題。

確實(shí)，減小電感是一個(gè)重要原因，但是還有一個(gè)重要的原因大多數(shù)資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離芯片過遠(yuǎn)，超出了它的去耦半徑，電容將失去它的去耦的作用。

理解去耦半徑最好的辦法就是考察噪聲源和電容補(bǔ)償電流之間的相位關(guān)系。當(dāng)芯片對電流的需求發(fā)生變化時(shí)，會在電源平面的一個(gè)很小的局部區(qū)域內(nèi)產(chǎn)生電壓擾動(dòng)，電容要補(bǔ)償這一電流(或電壓)，就必須先感知到這個(gè)電壓擾動(dòng)。

信號在介質(zhì)中傳播需要一定的時(shí)間，因此從發(fā)生局部電壓擾動(dòng)到電容感知到這一擾動(dòng)之間有一個(gè)時(shí)間延遲。同樣，電容的補(bǔ)償電流到達(dá)擾動(dòng)區(qū)也需要一個(gè)延遲。因此必然造成噪聲源和電容補(bǔ)償電流之間的相位上的不一致。

在PCB布局布線時(shí)，很多工程師都在發(fā)愁去耦電容如何擺放，因?yàn)槿ヱ铍娙葜苯佑绊懙诫娐返姆€(wěn)定性和性能，正確擺放去耦電容可有效減少電源噪聲，提高系統(tǒng)的抗干擾能力，下面我們來看看應(yīng)該如何擺放?

1、近負(fù)載擺放

去耦電容應(yīng)該盡量靠近負(fù)載元件，例如芯片、集成電路等。通過將去耦電容放置在負(fù)載元件的附近，可以有效減少由于電源線路的電阻和電感引起的電源波動(dòng)。

2、平行布局

去耦電容應(yīng)該平行地布置在負(fù)載元件的兩側(cè)，以便平衡電源供電，減少電源線路的電感影響。這有助于提供更穩(wěn)定的電源。

3、分層布局

在多層 PCB 中，可以將去耦電容放置在相鄰的內(nèi)層，以便縮短電源線路的長度，降低電源線路的電感。

4、不同尺寸電容組合

可以將多個(gè)不同尺寸的電容并聯(lián)使用，以覆蓋更寬的頻率范圍。例如，使用大電容和小電容的組合，可以在低頻和高頻都有良好的去耦效果。

5、電容間距

不同電容之間應(yīng)保持一定的間距，以避免互相干擾。同時(shí)，避免將去耦電容放置得太過緊密，以免引起互相的共振問題。

6、距離芯片電源引腳近

如果去耦電容用于芯片的電源引腳，應(yīng)盡量靠近芯片的電源引腳放置。這有助于最大程度地降低電源線路的阻抗。

7、避免與高頻線路靠近

去耦電容的擺放位置應(yīng)避免靠近高頻信號線路，以免產(chǎn)生干擾。