ZYNQ中DMA與AXI4總線

為什么在ZYNQ中DMA和AXI聯(lián)系這么密切？通過上面的介紹我們知道ZYNQ中基本是以AXI總線完成相關功能的：

圖4?34 連接 PS 和 PL 的 AXI 互聯(lián)和接口的構架

在ZYNQ中，支持AXI-Lite，AXI4和AXI-Stream三種總線，但PS與PL之間的接口卻只支持前兩種，AXI-Stream只能在PL中實現(xiàn)，不能直接和PS相連，必須通過AXI-Lite或AXI4轉接。PS與PL之間的物理接口有9個，包括4個AXI-GP接口和4個AXI-HP接口、1個AXI-ACP接口。

Xilinx提供的從AXI到AXI-Stream轉換的IP核有：AXI-DMA，AXI-Datamover，AXI-FIFO-MM2S以及AXI-vDMA等

AXI-DMA：實現(xiàn)從PS內存到PL高速傳輸高速通道AXI-HPAXI-Stream的轉換

AXI-FIFO-MM2S：實現(xiàn)從PS內存到PL通用傳輸通道AXI-GPAXI-Stream的轉換

AXI-Datamover：實現(xiàn)從PS內存到PL高速傳輸高速通道AXI-HPAXI-Stream的轉換，只不過這次是完全由PL控制的，PS是完全被動的。

AXI-VDMA：實現(xiàn)從PS內存到PL高速傳輸高速通道AXI-HPAXI-Stream的轉換，只不過是專門針對視頻、圖像等二維數(shù)據(jù)的。

除了上面的還有一個AXI-CDMA IP核，這個是由PL完成的將數(shù)據(jù)從內存的一個位置搬移到另一個位置，無需CPU來插手。

上面的IP是完成總線協(xié)議轉換，如果需要做某些處理（如變換、迭代、訓練……），則需要生成一個自定義Stream類型IP，與上面的Stream接口連接起來，實現(xiàn)數(shù)據(jù)輸入輸出。用戶的功能在自定義Stream類型IP中實現(xiàn)。

綜上，在ZYNQ中DMA和AXI是不可分割的兩者，所以介紹DMA也是必須的。

1.1.1DMA簡介

DMA是一種內存訪問技術，允許某些計算機內部的硬件子系統(tǒng)可以獨立的直接讀寫內存，而不需要CPU介入處理，從而不需要CPU的大量中斷負載，否則，CPU需要從來源把每一片段的數(shù)據(jù)復制到寄存器，然后在把他們再次寫回到新的地方，在這個時間里，CPU就無法執(zhí)行其他的任務。

DMA是一種快速數(shù)據(jù)傳送方式，通常用來傳送數(shù)據(jù)量較多的數(shù)據(jù)塊。使用DMA時，CPU向DMA控制器發(fā)送一個存儲器傳輸請求，這樣當DMA控制器在傳輸?shù)臅r候，CPU執(zhí)行其他的操作，傳輸完成時DMA以中斷的方式通知CPU。

DMA傳輸過程的示意圖為：

圖4?35 DMA傳輸過程的示意圖

DMA的傳輸過程為：

1、為了配置用DMA傳輸數(shù)據(jù)到存儲器，處理器（Cortex-A9）發(fā)出一條指令。

2、DMA控制器把數(shù)據(jù)從外設傳輸?shù)酱鎯ζ骰蛘邚拇鎯ζ鱾鬏數(shù)酱鎯ζ?，從而較少CPU處理的事務量。

3、輸出傳輸完成后，向CPU發(fā)出一個中斷通知DMA傳輸可以關閉。

為了發(fā)起傳輸事務，DMA控制器必須得到以下信息：

（1）、源地址——數(shù)據(jù)被讀出的地址

（2）、目的地址——數(shù)據(jù)被寫入的地址

（3）、傳輸長度——應傳輸?shù)淖止?jié)數(shù)

我們可以理解，無論是程序控制方式還是中斷控制方式，數(shù)據(jù)的傳輸都必須經過處理器。而在一個嵌入式微處理器為主控的應用系統(tǒng)中，當有大量數(shù)據(jù)在存儲器和外設之間傳輸時，采用程序控制方式顯然不合適，但是若采用中斷控制方式，會造成中斷次數(shù)過于頻繁，不僅速度上不去，還需要處理器及時干預進行處理，大大降低了工作的效率。

然而，使用DMA的好處就是它不需要CPU的干預而直接服務外設，這樣CPU就可以去處理別的事務，從而提高系統(tǒng)的效率，對于慢速設備，其作用只是降低CPU的使用率，但對于高速設備，它不只是降低CPU的使用率，而且能大大提高硬件設備的吞吐量。因為對于這種設備，CPU直接供應數(shù)據(jù)的速度太低。因CPU只能一個總線周期最多存取一次總線，而且對于處理器，它不能把內存中A地址的值直接搬到B地址。它只能先把A地址的值搬到一個寄存器，然后再從這個寄存器搬到B地址。也就是說，對于處理器，要花費兩個總線周期才能將A地址的值送到B地址。而DMA就不同了，一般系統(tǒng)中的DMA都有突發(fā)（Burst）傳輸?shù)哪芰?，在這種模式下，DMA能一次傳輸幾個甚至幾十個字節(jié)的數(shù)據(jù)，所以使用DMA能使設備的吞吐能力大為增強。

鑒于上面的優(yōu)勢，系統(tǒng)中使用DMA是必要的，能夠提高數(shù)據(jù)吞吐量，減輕了ＣＰＵ的負擔，使得整個系統(tǒng)的性能得到提高。

說了這么多優(yōu)點，那么DMA缺點是什么呢？DMA傳送期間CPU被掛起，部分或完全失去對系統(tǒng)總線的控制，這可能會影響CPU對中斷請求的及時響應與處理。因此，在一些小系統(tǒng)或速度要求不高、數(shù)據(jù)傳輸量不大的系統(tǒng)中，一般并不用DMA方式。因為DMA允許外設直接訪問內存，從而形成對總線的獨占。這在實時性強的硬實時系統(tǒng)嵌入式開發(fā)中將會造成中斷延時過長。

DMAC為DMA控制器

DMA傳送雖然脫離CPU的控制，但并不是說DMA傳送不需要進行控制和管理。通常是采用DMA控制器來取代CPU，負責DMA傳送的全過程控制。目前DMA控制器都是可編程的大規(guī)模集成芯片。

圖4?36 DMAC結構

DMA控制器是內存儲器同外設之間進行高速數(shù)據(jù)傳送時的硬件控制電路，是一種實現(xiàn)直接數(shù)據(jù)傳送的專用處理器，它必須能取代在程序控制傳送中由CPU和軟件所完成的各項功能。它的主要功能是:

(1)DMAC同外設之間有一對聯(lián)絡信號線--外設的DMA請求信號DREQ以及 DMAC向外設發(fā)出的DMA響應信號DACK;（如下圖）
(2)DMAC在接收到DREQ后，同CPU之間也有一對聯(lián)絡信號線--DMAC向CPU 發(fā)出總線請求信號(HOLD或BUSRQ)，CPU在當前總線周期結束后向DMAC發(fā)出總線響應信號(HLDA或BUSAK)，DMAC接管對總線的控制權，進入DMA操作方式;
(3)能發(fā)出地址信息，對存儲器尋址，并修改地址指針，DMAC內部必須有能自動加1或減1的地址寄存器;
(4)能決定傳送的字節(jié)數(shù)，并能判斷DMA傳送是否結束。DMA內部必須有能自動減1的字計數(shù)寄存器，計數(shù)結束產生終止計數(shù)信號;
(5)能發(fā)出DMA結束信號，釋放總線，使CPU恢復總線控制權;
(6)能發(fā)出讀、寫控制信號，包括存儲器訪問信號和I/O訪問信號。DMAC內部必須有時序和讀寫控制邏輯。

圖4?37 DMAC在DMA中的作用示意圖（一）

圖4?38 DMAC在DMA中的作用示意圖（二）