THD+N(總諧波失真 + 噪聲)作為衡量 CMOS 單電源放大器信號保真度的核心指標，直接決定了音頻、精密測量等系統(tǒng)的動態(tài)范圍與輸出精度。其數(shù)值反映了輸出信號中諧波失真與背景噪聲的總能量占基波能量的比例，通常以百分比(如 0.01%)或分貝(如 - 80dB)表示，數(shù)值越低說明信號還原度越高。CMOS 單電源放大器因供電方式獨特，其 THD+N 性能受電路拓撲、器件特性、電源質(zhì)量等多重因素耦合影響，本文將結(jié)合拓撲原理與實測數(shù)據(jù)展開詳細分析。

一、電路拓撲設計：輸入與輸出級的核心影響

CMOS 單電源放大器的拓撲結(jié)構(gòu)是決定 THD+N 性能的基礎(chǔ)，其中輸入級與輸出級的設計尤為關(guān)鍵。在輸入級拓撲中，互補差動輸入級是常見方案，但存在固有交叉失真問題：當輸入信號在負軌附近時，PMOS 晶體管導通而 NMOS 關(guān)斷;接近正電源軌時則相反，而在中間約 400mV 的共模電壓區(qū)域，兩類晶體管同時導通，導致輸入失調(diào)電壓突變，產(chǎn)生交叉失真。實測數(shù)據(jù)顯示，包含該過渡區(qū)域時，THD+N 值會從 0.0006% 飆升至 0.004%，失真度提升近 7 倍。相比之下，采用單差動輸入級加充電泵的拓撲，可有效避免這種交叉失真，更適合非反相緩沖器配置場景。

輸出級拓撲同樣關(guān)鍵，多數(shù) CMOS 單電源放大器采用 AB 類拓撲以平衡功耗與線性度。當輸出信號進行軌至軌掃描時，輸出級需在不同晶體管間切換，若靜態(tài)電流設置不足，會出現(xiàn)類似輸入級的交叉失真，導致高次諧波增多。實驗表明，適當提高輸出級靜態(tài)電流可顯著降低 THD，但若電流過大則會導致功耗激增，需在失真控制與能效之間找到平衡點。此外，負反饋深度設計直接影響失真抵消效果：反饋量不足時，無法有效抵消失真分量，THD+N 會顯著升高;但反饋過深可能引發(fā)相位偏移，反而破壞信號完整性。

二、器件特性與工作狀態(tài)：非線性失真的內(nèi)在根源

CMOS 器件的固有特性是產(chǎn)生非線性失真的核心原因。晶體管作為放大器的核心元件，其轉(zhuǎn)移特性的非線性會導致輸出信號畸變：當輸入信號幅度較大時，晶體管易進入飽和區(qū)或截止區(qū)，產(chǎn)生削頂失真，進而引入 2 次、3 次等高次諧波。這種失真在單電源供電場景下更為明顯，因為輸出擺幅受單一電源軌限制，接近軌電壓時晶體管更易脫離線性工作區(qū)。例如，軌對軌輸出放大器雖能接近電源軌，但實際輸出與軌電壓仍存在數(shù)十毫伏至 0.5V 的差距，當信號接近該區(qū)域時，失真度會急劇上升。

此外，器件的噪聲特性直接影響 THD+N 中的噪聲分量。CMOS 晶體管的熱噪聲、1/f 噪聲會通過信號路徑疊加到輸出端，而輸入級噪聲尤為關(guān)鍵 —— 前級噪聲會被后級電路逐級放大，最終顯著影響 THD+N 性能。同時，閉環(huán)增益設置與失真度呈正相關(guān)：高閉環(huán)增益會放大電路中的非線性誤差與噪聲，導致 THD+N 值升高，因此在滿足系統(tǒng)增益需求的前提下，保持低閉環(huán)增益是優(yōu)化性能的重要手段。

三、電源質(zhì)量：噪聲與穩(wěn)定性的關(guān)鍵作用

單電源供電的特殊性使電源質(zhì)量成為影響 THD+N 性能的關(guān)鍵外部因素。電源紋波是主要干擾源：當放大器動態(tài)輸出時，負載電流的變化會導致電源電壓波動，紋波電壓通過電源引腳進入信號路徑，形成與電源頻率相關(guān)的諧波失真。例如，50Hz 工頻電源的紋波若未有效抑制，會在輸出信號中引入相應諧波，使 THD+N 值顯著惡化。此外，電源抑制比(PSR)是放大器抵御電源噪聲的重要參數(shù)，單電源放大器的 PSR 通常低于雙電源方案，更易受電源噪聲影響，因此需在電源輸入端添加去耦電容、線性穩(wěn)壓等濾波電路。

輸入電壓的穩(wěn)定性也不可忽視。不同輸入電壓下，放大器的工作點會發(fā)生偏移，導致非線性特性變化，進而影響 THD+N 性能。實測顯示，當輸入電壓低于器件最小工作電壓時，THD+N 值會急劇上升;而電壓過高則可能導致器件發(fā)熱加劇，進一步惡化失真度。因此，確保輸入電壓滿足器件規(guī)格，并預留適當裕量，是保障 THD+N 穩(wěn)定性的基礎(chǔ)。

四、外部環(huán)境與應用條件：不可忽視的干擾因素

外部應用環(huán)境與負載條件對 THD+N 性能的影響常被低估。負載阻抗匹配是關(guān)鍵因素之一：當放大器輸出阻抗與負載阻抗不匹配時，信號傳輸會產(chǎn)生反射，導致波形畸變，諧波分量增加。例如，音頻放大器在驅(qū)動 4Ω 與 8Ω 負載時，若輸出阻抗未優(yōu)化匹配，THD+N 差異可達 10dB 以上。同時，負載電流的變化會影響輸出級晶體管的飽和壓降，進而改變非線性失真程度，因此需根據(jù)負載特性優(yōu)化輸出級設計。

溫度變化通過影響半導體器件特性間接影響 THD+N 性能。隨著溫度升高，CMOS 晶體管的閾值電壓、跨導等參數(shù)會發(fā)生漂移，導致輸入失調(diào)電壓變化，非線性失真加劇。此外，高溫還會增大器件噪聲，尤其 1/f 噪聲隨溫度升高呈指數(shù)增長，進一步惡化 THD+N 值。因此，在高溫應用場景中，需采取散熱設計與溫度補償電路，穩(wěn)定器件工作狀態(tài)。

PCB 布局與布線同樣關(guān)鍵。不良的布線會導致信號干擾與電磁輻射，例如電源線路與信號線路并行布線會產(chǎn)生串擾，接地不良會引入地噪聲，這些干擾都會疊加到信號中，增加 THD+N 值。合理的布局應遵循 “電源與信號分離”“單點接地” 原則，減少寄生參數(shù)與干擾耦合。

五、優(yōu)化方向總結(jié)

CMOS 單電源放大器的 THD+N 性能優(yōu)化需從多維度協(xié)同發(fā)力：拓撲設計上，優(yōu)先選擇單差動輸入級加充電泵方案，或采用反相增益結(jié)構(gòu)避免輸入交叉失真;器件層面，優(yōu)化晶體管尺寸與靜態(tài)電流，降低非線性失真與噪聲;電源設計中，加強紋波抑制與穩(wěn)壓，提升電源抑制比;應用層面，確保負載阻抗匹配，優(yōu)化 PCB 布局并做好散熱設計。通過系統(tǒng)性優(yōu)化，可使 CMOS 單電源放大器的 THD+N 性能達到 - 80dB(0.01%)以上的高保真水平，滿足高端音頻與精密測量系統(tǒng)的需求。