隨著電力電子技術在電力系統(tǒng)中的應用越來越廣泛,電力系統(tǒng)的諧波污染問題也日益嚴重。有源電力濾波器是最近二十年興起的電力系統(tǒng)諧波和無功的消除手段。目前,實際應用中的有源電力濾波器系統(tǒng)都是由國外公司研制的。
本文介紹的光耦是由發(fā)光二極管和光敏三極管組合起來的器件,發(fā)光二極管是把輸入邊的電信號變換成相同規(guī)律變化的光,而光脈敏三極管是把光又重新變換成變化規(guī)律相同的電信號,因此,光起著媒介的作用。由于光電耦合器
音響電路中通常包括濾波、耦合、旁路、分頻等電容,如何在電路中更有效地選擇使用各種不同類型的電容器對音響音質(zhì)的改善具有較大的影響。耦合電容耦合電容的容量一般在 0.1μF - 10μF 之間,以使用云母、聚丙烯
模擬開關是一種三穩(wěn)態(tài)電路,它可以根據(jù)選通端的電平,決定輸人端與輸出端的狀態(tài)。當選通端處在選通狀態(tài)時,輸出端的狀態(tài)取決于輸人端的狀態(tài);當選通端處于截止狀態(tài)時,則不管輸人端電平如何,輸出端都呈高阻狀態(tài)。模擬
包含千兆采樣率ADC的系統(tǒng)設計會遇到許多復雜情況。面臨的主要挑戰(zhàn)包括時鐘驅(qū)動、模擬輸入級和高速數(shù)字接口。本文探討了如何才能克服這些挑戰(zhàn),并給出了在千兆赫茲的速度下進行系統(tǒng)優(yōu)化的方法。在討論中,時鐘設計、差
理論上,一個ADC的SNR(信號與噪聲的比值)等于(6.02N+1.76)dB,這里N等于ADC的位數(shù)。雖然我的數(shù)學技巧有點生疏,但我認為任何一個16位轉換器的信噪比應該是98.08dB。但當我查看模數(shù)轉換器 的數(shù)據(jù)手冊時,我看到一些不
在夏季高壓變頻器維護時,應注意變頻器安裝環(huán)境的溫度,定期清掃變頻器內(nèi)部灰塵,確保冷卻風路的通暢。加強巡檢,改善變頻器、電機及線路的周邊環(huán)境。檢查接線端子是否緊固,保證各個電氣回路的正確可靠連接,防止不
ESL解決方案的目標在于提供讓設計人員能夠在一種抽象層次上對芯片進行描述和分析的工具和方法,在這種抽象層次上,設計人員可以對芯片特性進行功能性的描述,而沒有必要求助于硬件(RTL)實現(xiàn)的具體細節(jié)。 當今
為了避免同步RS觸發(fā)器的輸入信號同時為1,可以在S和R之間接一個“非門”,信號只從S端輸入,并將S端改稱為數(shù)據(jù)輸入端D,如圖15-8所示。這種單輸入的觸發(fā)器稱為同步D觸發(fā)器,也稱D鎖存器。 由圖可知,S=D,
由與非門構成的同步RS觸發(fā)器如圖13-5(a)所示,其邏輯符號如圖13-5(b)所示。圖中門A和B構成基本觸發(fā)器,門C和E構成觸發(fā)引導電路。 由圖13-5(a)可見,基本觸發(fā)器的輸入當CP=0時,不論S、R是什么,,的值都為1,由基本觸
集成運放A與R1成短路電流放大器,B與R2~R6、W1構成一個反相加法器,,對運放A的輸出電壓V1起放大作用,其中R3,R4與W1構成電路,如果輸入i=0時,運放B的輸出電壓VO≠0,則可移動多圈電位器W1的活動觸頭使VO=0,實
1 引言 本文在傳統(tǒng)鎖相環(huán)結構的基礎上進行改進,設計了一款用于多路輸出時鐘緩沖器中的鎖相環(huán),其主 要結構包括分頻器、鑒頻鑒相器(PFD)、電荷泵、環(huán)路濾波器和壓控振蕩器(VCO)。在鑒相器前采用預 分頻結構減小時
當線圈1中通入電流i1時,在線圈1中產(chǎn)生磁通(magneticflux),同時,有部分磁通穿過臨近線圈2。當i1為時變電流時,磁通也將隨時間變化,從而在線圈兩端產(chǎn)生感應電壓。u11稱為自感電壓,u21稱為互感電壓。 同理,當
引言 利用分集接收機構建通信系統(tǒng)會帶來較高的器件數(shù)目、功耗、板級空間占用以及信號布線。為了降低 RF 組件數(shù)量,我們可以使用正交解調(diào)器的直接轉換架構。I/Q 的不匹配會使得構建高性能接收器較為困難。這種架構
通過將電阻器用作增益調(diào)整設置元件,建立起了在 DC 情況下運算放大器 (op amp) 的傳輸函數(shù)。在一般情況下,這些元件均為阻抗,而阻抗中可能會包含一些電抗元件。下面來看一下圖 1 所示的這種一般情況。圖 1 運算放大