介紹了基于TI的視頻應(yīng)用芯片TMS320DM642的二維碼識(shí)讀器的設(shè)計(jì)方法。使用TVP5102和SAA7104進(jìn)行輸入圖像的采集和回放,重點(diǎn)講解了TMS320DM642模塊、視頻輸入接口和視頻輸出接口的硬件設(shè)計(jì)結(jié)構(gòu)。并介紹了基于DSP/BIOS的視頻采集驅(qū)動(dòng)程序編寫、程序流程、圖像處理方法以及CCS中DSP/BIOS配置工具、CSL和FVID的使用。
傳統(tǒng)的定時(shí)器硬件連接比較復(fù)雜,可靠性差,而且計(jì)時(shí)時(shí)間短,難以滿足需要。本設(shè)計(jì)采用可編程芯片和VHDL語(yǔ)言進(jìn)行軟硬件設(shè)計(jì),不但可使硬件大為簡(jiǎn)化,而且穩(wěn)定性也有明顯提高。由于可編程芯片的頻率精度可達(dá)到50 MHz,因而計(jì)時(shí)精度很高。本設(shè)計(jì)采用逐位設(shè)定預(yù)置時(shí)間,其最長(zhǎng)時(shí)間設(shè)定可長(zhǎng)達(dá)99小時(shí)59分59秒。完全可以滿足用戶的需要,使用也更為方便。
本文研制了一種能有效安全管理機(jī)密數(shù)據(jù)的密碼卡
為了避免過(guò)于理論化,我們從一個(gè)實(shí)驗(yàn)入手看看功耗與溫度之間是如何相互關(guān)聯(lián)的。在14引腳的雙列直插式封裝外殼里裝入一個(gè)1歐電阻,電阻的兩端連接到引腳7和14,另外還要將一個(gè)溫度傳感器連接到引腳1和2,以便我們能了
邏輯器件相鄰引腳之間的寄生電容能夠在敏感的輸入法引腳上耦合出噪聲電壓。圖2.21描述了一個(gè)互容CM使得邏輯器件中引腳1和引腳2產(chǎn)生耦合的情形。可以用式:計(jì)算由電路1傳入電路2的串?dāng)_百分比:串?dāng)_=R2CM/T10%-90%其中
為了對(duì)地彈進(jìn)行有效的預(yù)測(cè),需要知道4個(gè)要素:邏輯器件的10~90%轉(zhuǎn)換時(shí)間,負(fù)載電容或電阻,引腳電感和轉(zhuǎn)換電壓。對(duì)于一個(gè)阻性負(fù)載R,可以用式:得到的電流變化率以及由式:定義的電感來(lái)計(jì)算地彈的幅值:對(duì)于一個(gè)容性
讓我們通過(guò)一個(gè)具體例子來(lái)看看地彈脈沖到底會(huì)有多大。例:地彈的測(cè)量為了這一測(cè)量我們將使用一個(gè)四觸發(fā)器,通過(guò)配置,使它輸出中的3個(gè)處于觸發(fā)狀態(tài),而第4個(gè)輸出固定保持為零。我們可以使3個(gè)有交輸出中的任何一個(gè)都能
圖2.17說(shuō)明了地彈的情形。設(shè)想一個(gè)TTL D型八觸發(fā)器,由單一時(shí)鐘輸入,驅(qū)動(dòng)一組32個(gè)存儲(chǔ)器的芯片組,以每條輸入線5PF計(jì)算,每條地址線的負(fù)載為160PF。假設(shè)進(jìn)入D觸發(fā)器輸入點(diǎn)的數(shù)據(jù)建立時(shí)間較長(zhǎng)而保持時(shí)間較短,圖2.17
圖2.16描繪了一個(gè)理想邏輯器件管芯引線連接的四引腳雙列直插式封裝器件。包含一個(gè)發(fā)送電路和一個(gè)電路。發(fā)送電路是推拉輸出電路,而事實(shí)上任何構(gòu)造的電路在高速情況下都同樣會(huì)出現(xiàn)這一問(wèn)題。假定輸出驅(qū)動(dòng)器的開(kāi)關(guān)B剛剛
電壓容限是邏輯驅(qū)動(dòng)器的保證輸出與邏輯接收器在最壞的情況下的靈敏度之間的差值。工作基于接收電壓的邏輯系列產(chǎn)品都有電壓容限,如同光學(xué)邏輯器件有光子容限,或者機(jī)械設(shè)備在BABBAGE引擎中有機(jī)械聯(lián)運(yùn)容限一樣。圖2.1
數(shù)字信號(hào)主要的頻率分量都位于它的轉(zhuǎn)折頻率以下。轉(zhuǎn)折頻率FKNEE與脈沖上升時(shí)間TR相關(guān),而與傳播延遲、時(shí)鐘速率或轉(zhuǎn)換頻率無(wú)關(guān):信號(hào)傳播的整個(gè)路徑,包括器件封裝、電路板布局以及連接器等,如果要它們正確地分發(fā)轉(zhuǎn)換
理論上的數(shù)字邏輯設(shè)計(jì)重點(diǎn)關(guān)注的是邏輯門電路的傳播延遲。相比之下,高頻電子工程中的許多實(shí)際的問(wèn)題通常只取決于一個(gè)更細(xì)微的指標(biāo):最小輸出轉(zhuǎn)換時(shí)間。圖2.13舉例說(shuō)明了這一差別。較快的轉(zhuǎn)換時(shí)間會(huì)導(dǎo)致返回電流,串
消耗在端接電阻、下拉電阻以及其他偏置電阻上的功率使得電源總功率的負(fù)荷增加了,同時(shí)還增加了冷卻的要求。“疊加偏置電流產(chǎn)生的動(dòng)態(tài)功耗”文中解決了電路驅(qū)動(dòng)外部負(fù)載的功耗問(wèn)題。這一節(jié)將計(jì)算那些消耗在負(fù)載上的功
電流源輸出電路具有線性的優(yōu)勢(shì),通常在一些專門的總路線應(yīng)用中采用。當(dāng)驅(qū)動(dòng)一個(gè)長(zhǎng)的總線時(shí),其電流輸出自然而然地相互疊加,與電壓源輸出中非線性方式的相互影響形成鮮明對(duì)比。由于這些電路被設(shè)計(jì)線性甲類放大器,驅(qū)
用來(lái)計(jì)算TTL集電極開(kāi)路輸出電路靜態(tài)功耗的公式如下:其中:VT=上拉電阻的有效端接電壓 R=端接電阻的有效值 VHI=高電平輸出(通常等于VT) VLO=低電平輸出 VEE=輸出晶體管的射極(或源極