(上接總第129期p.20) 2 高頻噪聲抑制組件使用中應(yīng)當(dāng)注意的一個(gè)問題 迄今為止,本節(jié)中介紹過多種高頻噪聲抑制組件,如果把已經(jīng)介紹過的片式磁珠、片式共模電感器和片式電容器一起加進(jìn)去,那么抑制器件的內(nèi)容是
1 輸入整流橋的選擇 1)整流橋的導(dǎo)通時(shí)間與選通特性 50Hz交流電壓經(jīng)過全波整流后變成脈動(dòng)直流電壓u1,再通過輸入濾波電容得到直流高壓U1。在理想情況下,整流橋的導(dǎo)通角本應(yīng)為180°(導(dǎo)通范圍是從0°~180
本文介紹了一種基于SOPC和USB2.0接口的高速數(shù)據(jù)采集系統(tǒng)及其虛擬儀器的設(shè)計(jì)方法。實(shí)驗(yàn)表明,基于本設(shè)計(jì)的高速數(shù)據(jù)采集系統(tǒng)具有抗干擾、可靠性高、失碼率低等優(yōu)點(diǎn)。
O 引 言 直接序列擴(kuò)頻(DSSS)是使用偽隨機(jī)碼擴(kuò)展載有信息數(shù)據(jù)的基帶信號(hào)的頻譜,從而形成覓帶低功率譜密度信號(hào)來發(fā)送。其中偽隨機(jī)碼比發(fā)送信息數(shù)據(jù)速率高許多倍。接收端再進(jìn)行處理和解調(diào),恢復(fù)原始數(shù)據(jù)信號(hào),從而
提出了一種新型的基于LabVIEW設(shè)計(jì)的脈壓模擬器,介紹了其設(shè)計(jì)思想、系統(tǒng)的軟硬件構(gòu)成及應(yīng)用。
CAN總線與一般的串行通信總線相比,它的數(shù)據(jù)通信具有可靠性高,實(shí)時(shí)性高,靈活性強(qiáng)等優(yōu)點(diǎn),不僅廣泛應(yīng)用于汽車行業(yè),而且擴(kuò)展到了機(jī)械工業(yè)、機(jī)器人、數(shù)控機(jī)床等諸多領(lǐng)域。尤其在大量數(shù)據(jù)通信處理中,高可靠性及
析技術(shù)對(duì)電機(jī)發(fā)生轉(zhuǎn)子斷條故障時(shí)的電流信號(hào)進(jìn)行小波包分解,經(jīng)實(shí)驗(yàn)可知,通過小波包分解系數(shù)的變化可以判斷出電機(jī)是否出現(xiàn)轉(zhuǎn)子斷條故障。
介紹了千兆網(wǎng)接口攝像機(jī)硬件設(shè)計(jì)方案,利用FPGA強(qiáng)大的可編程和并行處理能力,較大限度的利用了網(wǎng)絡(luò)帶寬;提出用Winpcap獲取圖像數(shù)據(jù),有效提高了數(shù)據(jù)包的捕獲率;設(shè)計(jì)的高分辨率高幀率攝像機(jī)畫面清晰流暢。
0 引 言 電流鏡(CM)是模擬集成電路中最基本的單元電路之一。它是一種能將電路中某一支路的參考電流在其他支路得以重現(xiàn)或復(fù)制的電路,能減少電壓變化和溫度變化帶來的誤差,其性能對(duì)整個(gè)電路乃至系統(tǒng)的性能都有重
許多應(yīng)用需要一個(gè)輸出與其輸入信號(hào)的取樣點(diǎn)反向的取樣電路。一個(gè)簡單的辦法,是將一個(gè)共同非反向取樣保持放大器和一個(gè)反相放大器串聯(lián)。典型的反相放大器是從兩個(gè)電阻得到電壓反饋的運(yùn)算放大器。這些電阻的值通常
為提高作業(yè)效率和施工精度,提出一種基于CAN總線的平地機(jī)自動(dòng)找平系統(tǒng)設(shè)計(jì),給出系統(tǒng)總體結(jié)構(gòu)、接口電路及軟件設(shè)計(jì)流程。使用自動(dòng)找平系統(tǒng)可使平地機(jī)按照預(yù)設(shè)的基準(zhǔn),自動(dòng)調(diào)節(jié)鏟刀,從而獲得理想的施工質(zhì)量。該系統(tǒng)具有精度高、操作簡單、效率高、節(jié)省材料和投資等優(yōu)點(diǎn)。采用CAN總線通信方式使整個(gè)系統(tǒng)的結(jié)構(gòu)更加緊湊,系統(tǒng)更加可靠,更具有實(shí)用性,易于系統(tǒng)及功能擴(kuò)展。
沒什么能比具有爭議性的問題更能激發(fā)各種觀點(diǎn)和討論。 了解電路板布線專業(yè)人員的未來本身就是一個(gè)重要的問題,但如果是暗示這些設(shè)計(jì)工程師需要“繼續(xù)前進(jìn)”,則是另外一回事。這其實(shí)是指一個(gè)正在收縮的設(shè)計(jì)領(lǐng)域
隨著軟件無線電的發(fā)展。對(duì)于濾波器的處理速度要求越來越高。傳統(tǒng)的FIR濾波器一般采用通用DSP處理器,但是DSP處理器采用的是串行運(yùn)算,而FPGA是現(xiàn)場可編程陣列,可以實(shí)現(xiàn)專用集成電路,另外還可以采用純并行結(jié)構(gòu)
設(shè)計(jì)基于FPGA的8段數(shù)碼管動(dòng)態(tài)顯示IP核,介紹8段數(shù)碼管內(nèi)部結(jié)構(gòu)及其驅(qū)動(dòng)顯示方式和IP核設(shè)計(jì)方法,給出8段數(shù)碼管動(dòng)態(tài)顯示IP核的Verilog HDL程序源代碼及其C語言驅(qū)動(dòng)程序。此IP核可例化成1~8個(gè)共陰極(或共陽極)數(shù)碼管控制器,能方便地控制1~8個(gè)數(shù)碼管同時(shí)顯示數(shù)字和小數(shù)點(diǎn)位。測試結(jié)果表明,該IP核工作可靠、穩(wěn)定,可直接應(yīng)用于電子設(shè)計(jì)中。
針對(duì)傳統(tǒng)小波計(jì)算量大、實(shí)時(shí)性差的缺點(diǎn),使用提升格式的小波進(jìn)行圖像融合,計(jì)算量明顯減少,實(shí)時(shí)性也明顯提高。在分析比較幾種小波的基礎(chǔ)上,選出一種更適合于圖像分解的小波基。同時(shí),針對(duì)低頻和高頻系數(shù)不同的情況選擇不同的融合規(guī)則。從融合效果可以看出,采用該算法得到的模糊圖像融合效果較好.