重點介紹DataFlash存儲器與單片機的接口,并給出實際的電路設(shè)計和軟件代碼示例。
介紹雙口RAM和FIFO的結(jié)構(gòu)原理及仲裁邏輯控制;詳細(xì)說明二者在由數(shù)字信號處理器和MCS-51單片機構(gòu)成的多機系統(tǒng)中的應(yīng)用,并對二者進行了比較。
分析不同種類單片機之間通信的方式及難點,提出一種基鐵電存儲器的解決方案與實例。
從整個應(yīng)用系統(tǒng)的角度,理解和分析PLD內(nèi)部鎖相環(huán);在此基礎(chǔ)上,深入剖析鎖相環(huán)的相移結(jié)構(gòu),同時用這個技術(shù)解決系統(tǒng)設(shè)計難題。
較詳細(xì)地闡述不同邏輯電平的接口原理。以低壓CPLD EPM7512A為例,給出在混合電壓系統(tǒng)中的具體設(shè)計方案。
介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點,給出了用ACEX 1K系列器件EP1K10TC144-1實現(xiàn)數(shù)字頻率合成器的工作原理、設(shè)計思路、電路結(jié)構(gòu)和仿真結(jié)果。
提出了一種基于ISP技術(shù)實現(xiàn)高速數(shù)據(jù)采集的方法,給出了使用VHDL語言和原理圖完成數(shù)據(jù)采集模塊中地址發(fā)生器和比較電路的部分邏輯設(shè)計,只要將所設(shè)計的程序下載到可編程器件ispLSI2032中即可實現(xiàn)預(yù)期功能。
介紹了利用CPLD實現(xiàn)DSP芯片TMS320C6711b和PCI橋芯片PLX9054之間高速數(shù)據(jù)傳輸?shù)南到y(tǒng)設(shè)計方法,并給出了相應(yīng)的系統(tǒng)設(shè)計原理圖,同時對該系統(tǒng)的性能進行了分析。
介紹了基于可編程邏輯器件CPLD和直接數(shù)字頻率合成技術(shù)(DDS)的三相多波形函數(shù)發(fā)生器的基本原理,并在此基礎(chǔ)上給出了基于CPLD的各模塊設(shè)計方法及其VHDL源程序。
介紹了Lattice公司生產(chǎn)的在系統(tǒng)可編程通用數(shù)字開關(guān)芯片ispGDS14的內(nèi)部結(jié)構(gòu)和性能特點,并通過實例說明了在GDS開發(fā)環(huán)境下對ispGDS14進行編程的方法。