DAC的一些技術指標

　　DAC是最基本最重要的混合信號構建模塊，其輸出可以是單端，也可以是差分；器件可以是單極性，也可以是雙極性的；DAC的傳遞函數(shù)是線性的，也可以是非線性的，如'LogDAC'為對數(shù)傳遞函數(shù)，主要應用在音頻系統(tǒng)中。實際傳遞函數(shù)與理想傳遞函數(shù)的擬合度可以用DAC的積分非線性或INL來描述，通常有兩種表達方法：一種是端點方法，如圖1左圖所示，另一種是最佳直線的方法，如圖1右圖所示。即使是簡單的Σ-Δ轉換器那樣并不呈現(xiàn)微分非線性誤差的轉換器也都有INL誤差，而且這個誤差還會影響到雜散和失真的性能。

　　DAC不僅可以對輸入代碼產(chǎn)生一個量化輸出電平的響應，同時也可以動態(tài)產(chǎn)生信號。與ADC一樣，DAC也是一個采樣數(shù)據(jù)系統(tǒng)，因而遵循奈奎斯特和香農(nóng)采樣定理。

　　此外，建立時間是一個DAC設計多方面的技術指標。簡單的可以理解為從輸出電壓離開一個具有指定誤差范圍電平到穩(wěn)定進入目標誤差范圍電平的時間。有些制造商定義的建立時間還包括與鎖存和開關設置時間相關的寄存器延遲，以及如圖2中所示的左側的死區(qū)。前者在使用DAC產(chǎn)生動態(tài)信號時更為有用，而后者對于電平設置的調節(jié)很重要。不符合建立時間的時序指標可能會導致性能上的問題。

　　DAC的架構

　　DAC的一個基本構建模塊是一個簡單的開關。圖3所示為最簡單的電壓輸出DAC架構，包括一個Kelvin分壓器，溫度計式DAC，全譯碼器。這種DAC也可稱為電阻串（string）DAC。圖中所示的是一個3位電阻串DAC，一般來講電阻串DAC不超過8位。對于Kelvin分壓式DAC，由輸入代碼的改變而產(chǎn)生的開關毛刺相對恒定，與代碼在DAC范圍內所處位置無關，因此成為了目前較高分辨率的分段式DAC的常用構建模塊?；鶞孰妷菏羌釉陔A梯型電阻串的頂部，輸入代碼確定了開關與電阻串的連接。由于CMOS開關漏電流很小，而且可以實現(xiàn)很高的集成度，因此，電阻串DAC常采用CMOS制造工藝。

　　如果去掉圖3電阻串DAC最上面的電阻，梯形電阻串的上下兩個端點就變成了電位器的兩個端點，從而得到數(shù)字電位器，電阻串DAC的輸出成為了電位器的抽頭。

　　基于R/2R網(wǎng)絡的DAC一直是一種普遍使用的類型，由于2：1比率很低，因此電阻非常容易制造以及微調，如圖4所示為一個電壓型R/2R階梯網(wǎng)絡DAC。該架構中每個二進制位在地與基準電壓之間切換，其中一個有利的特點是該架構輸出阻抗與代碼無關，是恒定的。其輸出可以為電壓，或者是流入虛地的電流。需注意的是，這些開關必須能工作在很大的共模電壓范圍（從VREF到地電位）內，而且VREF端點的阻抗是輸入數(shù)字量代碼的函數(shù)，因而必須用低阻抗驅動。

　　對于R/2R階梯DAC電流型輸出結構，其開關總是工作在地電位。由于這種架構如果使用CMOS開關，則VREF輸入可以有正極性或者負極性。如果把雙極性AC輸入加到VREF引腳上，就有4象限乘法，因此可以得到VREF電壓與數(shù)字量代碼之間乘積的輸出，因此這種DAC架構通常被用于乘法DAC（MDAC）中，可以應用到以數(shù)字控制方式對信號進行放大或縮小。

　　如果用電容切換代替電阻或電流源，即為開關電容DAC或稱電荷分配DAC，如圖5所示。其中電容的匹配是用精密光刻技術控制的，并且還另外增加了一些電容和開關出廠前的微調，或者在完成安裝之后的系統(tǒng)級自校準調試過程中使用。而該架構的一個缺點是，開關時的瞬態(tài)電流注入到模擬輸入端，這需要驅動放大器對于這些瞬態(tài)電流能夠在大約半個轉換周期內穩(wěn)定下來。

　　若干個低分辨率DAC可以使用'分段（segmentation）'技術組合成較高分辨率的DAC，有許多種方法可以實現(xiàn)這種分段。如圖6中（A）所示，兩個3位電阻串DAC構成一個完整的6位DAC，如果采用CMOS工藝，這種DAC效果很好。其中，最高的幾位是用第一個電阻串DAC實現(xiàn)，而最低的幾位用第二個電阻串DAC實現(xiàn)。而在圖6（B）中，低位DAC是用二進制DAC構成的。分段法降低了開關毛刺的影響，有助于減少與數(shù)字輸入有關的DNL誤差，因此常用于高速DAC中。