運算放大器采用全擺幅的折疊共源共柵輸入級,即混合使用NMOS和PMOS差分對[1]。折疊共源共柵的輸入級有以下優(yōu)點:較大的輸出電壓擺幅、輸入和輸出能直接短接、輸入共模電平更容易選取等。
跟隨器采用AB類放大器作為輸出級。AB類放大器的效率介于A類和B類放大器之間,取決于靜態(tài)偏置電流的大小,但AB類放大器的傳輸曲線比B類放大器具有更好的線性[2]。運算放大器中采用浮柵電流源給A-B類輸出級的管子提供偏置,使A-B類輸出管的電路結構更緊湊,可進一步優(yōu)化芯片面積。
共源共柵補償是把補償電容移至共源共柵器件的源極和輸出結點之間。這既能有效地減少補償電容的大小,又能切斷補償電容的前饋通路,提升運放的電源抑制能力。
1.2 轉換速率的優(yōu)化
當輸入為大幅度的階躍激勵時,運算放大器典型的瞬態(tài)響應曲線如圖2所示。
輸出信號包括2個階段:轉換過程和線性穩(wěn)定過程。轉換(slewing)是運放的大信號特性,用性能參數即轉換速率(slewing rate)來評估,通常都是由對負載電容充放電的電流確定。一般而言,轉換速率不受輸出級限制,而是由第1級的源/漏電流容量決定。線性穩(wěn)定時間是運放的小信號特性,即是輸入小信號激勵時,輸出達到穩(wěn)定值(在預定的容差范圍內)所需的時間。理論上,用性能參數即建立時間定義,可以完全由小信號等效電路的極、零點位置確定。
可以顯著地提高轉換速率的方法就是增加輔助模塊[3]。輔助充放電的運放與主放大的運放結構相近,只是輸入差分對不對稱,且輔助充電運放只有充電管,輔助放電運放只有放電管[4]。這2個模塊能靈敏地檢測到2個輸入信號(即是跟隨器的輸入和輸出信號)之間的差異,如果兩者相差較大,就會相應地打開輔助充放電運放。調節(jié)2個輔助運放的輸入差分對,就可以調整輔助運放的靈敏度。此外,跟隨器的輸出端外接(在芯片外部)1 μF大電容,可以起到非常好的穩(wěn)壓作用。
2 跟隨器的仿真和實現
在基于GSMC±9 V的0.18 μm CMOS高壓工藝SPICE模型進行了模擬仿真和流片驗證,仿真和測試結果都表明,本設計可以滿足系統要求。
2.1 功耗分析
該跟隨器供電電源為2.8 V,系統要求跟隨器的靜態(tài)功耗不超過40 μA。在典型的轉角下,跟隨器的功耗分析如表1所示。
在屏幕負載電容(約20 nF)的另一端加上模擬的列信號,跟隨器的充放電情況如圖3所示。
輔助放電運放的電流峰值為5.7 mA,主運放的放電電流峰值為1.9 mA。輔助充電的電流峰值為3.7 mA,主運放的充電電流峰值為1.5 mA。可見輔助運放的充放電電流較大,能使充放電時間明顯改善。測試與仿真表明,采用充放電模塊后,像素電容上的充放電時間可縮短5~6 μs。
2.2 瞬態(tài)分析
下面分析2種不同負載電容情況下,跟隨器的瞬態(tài)響應情況。系統要求跟隨器的充放電能力相對稱,在屏幕上的充放電小于15 μs。
(1)外接片外1 μF大電容時,屏幕電容上的瞬態(tài)響應波形如圖4所示,屏幕上的充放電時間為10 μs。由于外接電容與屏幕電容進行電荷分享,故外接電容對屏幕電容的充放電有改善作用。
(2)去掉片外1 μF電容時,屏幕電容上的充放電時間為13 μs,瞬態(tài)響應波形如圖5所示。因此,本設計利用芯片內有限的面積,在輸出端盡可能增加穩(wěn)壓電容。
由上可見,該高速跟隨器在2種不同負載電容的情況下均能滿足系統要求。在實際應用中,可考慮去掉1 μF的片外電容,從而節(jié)省芯片成本和FPC面積。本設計中,CSTN-LCD系統要求跟隨器面積為600 μm×100 μm。
低功耗、高速跟隨器的設計一直是制約LCD驅動芯片中的瓶頸。本文通過采用輔助充放電運放的方案,設計出一種低功耗、高速的跟隨器,也有利于進一步優(yōu)化芯片面積與成本,因此具有廣闊的應用前景。