摘要：介紹高性能音頻數模轉換器件WM8741的基本特性。設計一種基于WM8741及數字音頻接收器件CS8416的音頻解碼電路，并給出CS8416與WM8741的接口設計。該解碼器由數字音頻接收、數模轉換以及模擬信號調理等模塊組成，最高支持字長為24位、頻率為192 kHz的數字音頻信號輸入。
關鍵詞：音頻解碼；數模轉換；WM8741；CS8416；I2S

1 引言
    音頻解碼器廣泛應用于日常生活中。不同應用場合對音頻解碼器性能的要求差異很大。而影響音質的因素有多種，如音頻編碼格式、傳輸方式、編解碼器件的性能等。數模轉換是解碼電路的關鍵部分，其性能高低直接影響聲音回放質量。為了獲得高質量的模擬聲音信號，這里設計一種基于高性能立體聲數模轉換器WM8741的音頻解碼器設計方案，該系統(tǒng)支持高達24位、192 kHz的數字音頻信號解碼，還支持其他多種速率的標準數字音頻信號的輸入。

2 WM8741簡介
    WM8741是Wolfson微電子公司生產的一款針對高端音頻應用的高性能立體聲數模轉換器，可應用于專業(yè)音頻系統(tǒng)、家庭影院、A／V接收設備、CD／DVD播放器等。其內部具有抖動數字內插值濾波器、精細分辨率音量控制和數字去加重功能、1個多比特∑-△調制器以及帶有差動電壓輸出的開關電容多位電路級。特有的可編程配置的高級數字濾波器允許用戶靈活選擇群延時、相位延遲、脈沖響應等。音頻輸入接口支持I2S、Left-justifted、Right-justified和DSD格式。當以PCM信號輸入時，器件能夠接收字長度16～32位，采樣轉換速率32～192 kHz。該器件具有硬件和軟件兩種控制方式，并通過外部引腳進行切換選擇。軟件控制模式下，外部CPU通過2線或3線方式訪問其內部所有寄存器并設置參數。WM8741的信噪比達128 dB(單聲道)，動態(tài)范圍達125 dB，通道分離度達130 dB，電源抑制比可達-80 dB(100 mVpp，l kHz)。轉換后的模擬電壓采用差動方式輸出。WM8741的數字部分的供電電壓為3．0～3．6 V，額定工作電壓為3．3 V；模擬部分的工作電壓為4．5～5．5 V．額定工作電壓為5．0 V。該器件采用28引腳SSOP封裝。

3 解碼器硬件設計
3．1 硬件組成
    圖1是該解碼器硬件結構框圖，其中數字音頻接收器采用Cirrus Logic公司的高速數字音頻接收器CS8416，該器件支持包括S／PDIF在內的多種音頻輸入，取樣頻率范圍為32～192 kHz。CS8416通過I2S接口與WM8741相連接。I2S總線只處理音頻數據，其他控制信號必須單獨傳輸。CS8416的工作原理：接收器把接收到的S／PDIF格式的數字音頻數據進行解碼轉換，同時重建音頻數據中的時鐘并提供給后續(xù)WM8741，音頻數據則通過I2S總線接口發(fā)送給WM8741。WM8741按照設定的參數完成數模轉換后，再以差分形式輸出左右通道的模擬音頻信號，并經低通濾波器濾除高頻諧波噪聲，最終得到高質量模擬電壓信號。如果輸出接口為RCA，還需將差分信號轉換為單端信號。

3．2 數字音頻信號接收模塊
    CS8416是數字音頻信號接收電路的核心。在軟件控制方式下，MCU通過SPI或I2C接口沒置參數。該方式還可靈活更改內部配置。在無MCU時則通過硬件控制方式改變其特定引腳電平實現控制。由于本系統(tǒng)中無MCU，因此采用硬件控制方式。在SDOUT引腳上用一只47 kΩ電阻下拉至地即可，且引腳AUDIO、RCBL、U、C等不能懸空，必須通過一只47 kΩ電阻上拉至高電平或下拉至低電平，以便系統(tǒng)復位后，CS8416通過檢測這些引腳電平決定其工作狀態(tài)。表1為該系統(tǒng)設計的控制引腳的配置。

     CS8416具有多個可選的音頻輸入接口。該系統(tǒng)設計是將CS8416的引腳RXSEL1接高電平，引腳RXSEL0接地，選擇引腳RXP3作為音頻數據輸入接口。音頻時鐘重建通過片上的鎖相環(huán)(PLL)實現，該鎖相環(huán)不需要過多地改變外部元件即可在很大范圍內鎖定輸入音頻數據中的取樣頻率Fs。但外接電阻電容組成的濾波電路也會影響其頻率變化范圍。為了獲得一個低抖動的重建時鐘，外接濾波器的電阻電容值如圖2所示。

3．3 數模轉換模塊
    WM874l的I2S輸入接口與CS8416的輸出連接時中間加入100 Ω電阻進行緩沖，如圖2所示。WM874l設定硬件控制模式，即通過特定引腳的上拉或下拉狀態(tài)決定其工作狀態(tài)，且所有上拉或下拉的電阻均為10 kΩ。該系統(tǒng)設計的WM8741控制引腳設置如表2所示。

    WM874l內部的主時鐘檢測電路自動確定主時鐘MCLK與采樣時鐘LRCLK關系，并確定最終采樣速率。盡管WM8741允許MCLK有一定的相位延遲和抖動，但設計時也應盡量使MCLK與LRCLK同步。數模轉換完成后，引腳VOULP、VOULN輸出左聲道的差分模擬電壓信號，引腳VOURP、VOURN輸出右聲道的差分模擬電壓信號。WM8741數字電路部分工作電壓為3．3 V，模擬部分電源電壓為5 V。所有電源引腳都連接一只10μF鉭電容和一只0．1μF陶瓷電容進行去耦濾波。數字地與模擬地之間通過一個磁珠連接，以減弱干擾。
3．4 模擬信號調理模塊
    WM8741輸出的模擬信號中夾雜高次諧波分量，因此需經低通濾波濾除高頻噪聲，進而得到較為純凈的模擬信號。濾波電路采用LM4562型運算放大器。對于數模轉換電路，在D／A轉換器的后面需采用3階濾波器才能達到防混疊要求。由LM4562外加電阻電容組成的三階巴特沃斯低通濾波器，如圖3所示。濾波器是單位增益，通頻帶內平坦度好。經濾波后的信號可直接作為解碼器的平衡信號輸出。當以RCA接口輸出時，還需把差分信號轉換為單端信號，該轉換電路是由一片LM4562組成的差動放大電路。單端信號經一只10μF的隔直電容輸出到RCA接口。LM4562采用單獨的±12 V電源供電。

3．5 設計中應注意的問題
    繪制PCB時應注意合理布局，數字元件與模擬元件應分開放置。CS8416的鎖相環(huán)的外部濾波電阻電容的布局會影響到音頻時鐘重建的質量，電容應盡量靠近FILT引腳放置，且最好在同一平面上，附近最好不要有過孔。

4 結束語
    設計實現一個具有24位、192 kHz的采樣率的數字音頻解碼器。該解碼器無需MCU控制，電路簡單、穩(wěn)定性高。但由于采用硬件控制模式，電路配置具有一定局限性。如果要進一步增加其功能可增加一片MCU，采用軟件控制模式，實現人機交互操作。WM8741優(yōu)異性能使該解碼器輸出具有較高的動態(tài)范圍，極低的噪聲，可應用于不同的音頻產品。