1、概要

　　在進(jìn)行PCB SI的設(shè)計(jì)時(shí)，理解特性阻抗是非常重要的。這次，我們對(duì)特性阻抗進(jìn)行基礎(chǔ)說(shuō)明之外，還說(shuō)明Allegro的阻抗計(jì)算原理以及各參數(shù)和阻抗的關(guān)系。

2、什么是特性阻抗？

2.1　傳送線路的電路特性

　　在高頻率(MHz)信號(hào)中，把傳送回路作為電路。

                   
2.1.1　電阻R

　　電阻R是指普通的導(dǎo)線帶有的歐姆電阻。R = ρ・L / S　[Ω] 　(S:橫截面面積[m2]，L:導(dǎo)體長(zhǎng)[m]，ρ:金屬（銅）的電阻率[Ω*m])。在高頻頻域范圍內(nèi)的話，根據(jù)表面效果和集合效果的影響，集中在導(dǎo)體表面電流流動(dòng)，會(huì)使上面公式中的阻值變得更大。

2.1.2　電容C

　　電容C是指積蓄在導(dǎo)體間電荷的量。C = ε（S / d）[F]?。é?介電常數(shù)，S:導(dǎo)體的橫截面積，d:導(dǎo)體間的距離)

2.1.3　電感L

　　電流流動(dòng)的導(dǎo)線必定有磁通量發(fā)生，根據(jù)這個(gè)產(chǎn)生的自感。L=0.002S[2.3lg(2s/w+t)+0.5][μH]　S:導(dǎo)線長(zhǎng)度(cm) ，W:導(dǎo)線寬度(cm)， t:導(dǎo)線厚度(cm)

2.1.4　電導(dǎo)G

　　物體傳導(dǎo)電流的本領(lǐng)叫做電導(dǎo)。對(duì)導(dǎo)體間的介電特性的反抗成分，表示容易電流的程度。G = 1 / R

2.2　阻抗和特性阻抗的不同？

　　阻抗

　　表示電路部分對(duì)交變電信號(hào)流通產(chǎn)生的阻力，是傳輸線上輸入電壓對(duì)輸入電流的比率值Z = V(x)/ I(x)

　　特性阻抗

　　特征阻抗是指信號(hào)沿傳輸線傳播時(shí)，信號(hào)看到的瞬間阻抗的值。簡(jiǎn)單地講，無(wú)限長(zhǎng)傳輸線上各處的電壓與電流的比值定義為傳輸線的特性阻抗。Z0 = √( (R + jωL) / (G + jωC) ) ≒ √(L / C)(R<<ωL，G<<ωC)

3、Allegro的特性阻抗計(jì)算原理

3.1　在Layout Cross Section中阻抗計(jì)算

　　PCB SI菜單的Setup >Cross-section

　　<單線的特性阻抗計(jì)算方法>

　　1.設(shè)定層結(jié)構(gòu)和材料物質(zhì)。

　　2.Width欄輸入線寬的話，在Impedance欄會(huì)計(jì)算出特性阻抗。(Impedance輸入目標(biāo)阻抗的話，則會(huì)計(jì)算線寬。)

　　<差分阻抗>

　　1.勾選Differential Mode

　　2.設(shè)定層結(jié)構(gòu)和材料物質(zhì)。

　　3.Coupling Type設(shè)定結(jié)合類型。（NONE: 不耦合，EDGE:同層耦合，BROADSIDE:鄰接層耦合)

　　4.因?yàn)樵O(shè)定線寬的話，確定差分阻抗或者spacing任何一個(gè)，選擇Spacing單擊OK按鈕，差分阻抗被計(jì)算。

                             
　　(如果想指定差分阻抗的，設(shè)定DiffZ0，調(diào)節(jié)線寬和spacing。)

　　― 參考1 ―

　　層結(jié)構(gòu)計(jì)算過阻抗之后，可以通過PCB Editor菜單的File >Export >Techfile技術(shù)文件進(jìn)行保存，再利用。根據(jù)這個(gè)，可以通過程序庫(kù)管理本公司阻抗設(shè)計(jì)的經(jīng)驗(yàn)技術(shù)。

3.2　在Electrical Constraints中計(jì)算阻抗

　　PCB Editor菜單的Setup >Constraint單擊Electrical constraint sets按鈕，選擇DiffPair Valuetab，并且單擊Calculator按鈕。

　　能用上述方法計(jì)算差動(dòng)阻抗時(shí)，層結(jié)構(gòu)Layout Cross Section是已經(jīng)設(shè)定，不能修改的。

3.3　在View Trace Model Parameters中計(jì)算阻抗

　　SigXplorer菜單的Edit >Add Part，Model Type Filter選擇Interconnect，選擇想使用的傳送線路模型，界面配置。

                         
　　1.以SigXplorer畫面的參數(shù)界面，設(shè)定層構(gòu)成和材料屬性，線寬和線距。

　　2.以SigXplorer畫面的參數(shù)界面，在對(duì)象模型的地方進(jìn)行單擊右鍵，選擇View Trace Parameters。

　　3.在View Trace Model Parameters界面內(nèi)，F(xiàn)ield Solution Results內(nèi)Field solver cutoff frequency設(shè)定10GHz，Matrix設(shè)定Impedance，特性阻抗以矩陣形式被表示。(如果想使之表示差分阻抗的情況， Matrix設(shè)定Diff Impedance。)

　　― 參考2 ―

　　如果在范圍內(nèi)設(shè)定了分步或復(fù)數(shù)的價(jià)值，View Trace Model Parameters的Parameter Values會(huì)以列表的方式列出所有的數(shù)據(jù)。

　　― 參考3 ―

　　Field Solution Results欄，能表示以下的結(jié)果。
· Capacitance
· Die. Conductance
· Inductance
· Linear Resistance
· Modal Velocity
· Admittance
· Impedance
· Diff Impedance
· Near-End Coupling
· Modal Delay
　　在Capacitance/ Die. Conductance/ Inductance/ Linear Resistance中，能夠設(shè)定頻率。

4、各參數(shù)和特性阻抗Z0的關(guān)系

　　本項(xiàng)，使用「在3.3 View Trace Model Parameters的阻抗計(jì)算」介紹的功能，確認(rèn)各參數(shù)和特性阻抗Z0的關(guān)系。

4.1　計(jì)算單線的特性阻抗Z0

　　Z0和各參數(shù)的關(guān)系如下圖，研究只變化一個(gè)參數(shù)的時(shí)候，特性阻抗Z0的變化。

　　
4.1.1　用圖表表示在線寬W和讓特性阻抗Z0的關(guān)系

　　線寬W在0.13～0.23mm范圍內(nèi)，以0.01mm間隔變化了11點(diǎn)的時(shí)候，特性阻抗Z0的變化。
 

                                 
　　從這個(gè)圖表可以看出，線寬W變大，特性阻抗變小。線寬W變大的話，導(dǎo)體與參考面之間的電容C和導(dǎo)體的電感L也變大，不過，對(duì)特性阻抗Z0的影響是因?yàn)殡娙軨變大。默認(rèn)的電容C和電感L的價(jià)值。「電容C =110.2pF, 電感L=286nH」

4.1.2　用圖表表示介電質(zhì)的厚度D1和特性阻抗Z0的關(guān)系

　　介電質(zhì)厚度D1在0.05～0.15mm范圍內(nèi)，以0.01mm間隔使之變化了11點(diǎn)的時(shí)候，特性阻抗Z0的變化。

　　從這個(gè)圖表可以看出，介電質(zhì)厚度D1變大，特性阻抗Z0變大。因?yàn)閰⒖济媾c導(dǎo)體的距離變大，導(dǎo)體和參考面間的電容C變小。

4.1.3　用圖表表示讓導(dǎo)線的厚度T和跟特性阻抗Z0的關(guān)系

　　導(dǎo)線的厚度T在0.03～0.04mm范圍內(nèi)，以0.001mm間隔變化了11點(diǎn)的時(shí)候，特性阻抗Z0的變化。
                                     

　　從這個(gè)圖表可以看出，導(dǎo)線的厚度T變大，特性阻抗Z0一點(diǎn)點(diǎn)變小。導(dǎo)線的厚度T變大的話，與導(dǎo)體間的電容C和導(dǎo)體的電感L也變大，不過，對(duì)特性阻抗Z0的影響因?yàn)槭请娙軨變大。

4.1.4　用圖表表示跟介電常數(shù)ε1和特性阻抗Z0的關(guān)系

　　介電常數(shù)ε1在3.5～4.5范圍內(nèi)，以0.1間隔變化了11點(diǎn)的時(shí)候，特性阻抗Z0的變化。

　　從這個(gè)圖表可以看出，介電常數(shù)ε1變大，特性阻抗Z0變小。因?yàn)榻殡姵?shù)ε1變大，導(dǎo)體和參考面間的電容C變大。

4.1.5　用圖表表示介電常數(shù)ε2和特性阻抗Z0的關(guān)系

　　介電常數(shù)ε2在1～5范圍內(nèi)，以0.5間隔變化了11點(diǎn)的時(shí)候，特性阻抗Z0的變化。

　　從這個(gè)圖表可以看出，介電常數(shù)ε2變大，特性阻抗Z0變小。因?yàn)榻殡姵?shù)ε2變大，導(dǎo)體和參考面間的電容C變大。

4.2　差分阻抗和各參數(shù)的關(guān)系

　　下圖作為標(biāo)準(zhǔn)的層構(gòu)成的時(shí)候，計(jì)算只做一個(gè)參數(shù)變化的時(shí)候，差分阻抗的變化。

4.2.1　線間距S和差動(dòng)阻抗Zdiff的關(guān)系

　　線間距S在0.12～0.22mm范圍內(nèi)，以0.01mm間隔變化了11點(diǎn)的時(shí)候，差分阻抗Zdiff的變化。

                                    
　　從這個(gè)圖表可以，線間距S變大，差分阻抗Zdiff變大。因?yàn)榫€間距S變大，差分線路間的電容C變小。

4.2.2、導(dǎo)線的厚度T和跟差分阻抗Zdiff的關(guān)系

　　導(dǎo)線的厚度T在0.03～0.04mm范圍內(nèi)，以0.001mm間隔變化了11點(diǎn)的時(shí)候，差分阻抗Zdiff的變化。

　　從這個(gè)圖表可以看出，導(dǎo)線的厚度T變大，差分阻抗Zdiff變小。導(dǎo)線的厚度T變大，導(dǎo)體與參考面間和差分線路間的電容C及導(dǎo)體的電感L也變大，對(duì)差分阻抗Zdiff的影響是因?yàn)槭菍?dǎo)體和參考面間和差分線路間的電容C變大。同時(shí)，與單線比的話，差分線路間產(chǎn)生的電容，也使差分阻抗Zdiff也變大。

4.2.3　介電常數(shù)ε2和差分阻抗Zdiff的關(guān)系

　　介電常數(shù)ε2在1～5范圍內(nèi)，以0.5間隔使之變化了11點(diǎn)的時(shí)候，差分阻抗Zdiff的變化。

　　從這個(gè)圖表可以看出，介電常數(shù)ε2變大，差分阻抗Zdiff變小。因?yàn)榻殡姵?shù)ε2變大，導(dǎo)體與參考面間和差分線路間的電容C變大。同時(shí)，與單線比的話，差分線路間上產(chǎn)生的電容，也使差分阻抗Zdiff變大。