隨著半導(dǎo)體和電子設(shè)備的高功能化、高密度及微細(xì)化等的要求越來越高，出現(xiàn)了各種各樣的安裝形態(tài)，安裝技術(shù)的革新正方興未艾。對(duì)于封裝來說，不僅僅是停留在布線的質(zhì)量要好這一點(diǎn)上，還要看它是否具有良好的電特性和熱特性。由于外圍端子向BGA過渡，引線焊接即使再微細(xì)化，外圍也有端子，因此，作為引線端子發(fā)展趨勢(shì)必須要向倒裝芯片方面轉(zhuǎn)移。對(duì)于CSP來說，還是那種把芯片裝入管殼中方式，也就是芯片級(jí)封裝(CSP)，但還是要向以圓片級(jí)封裝(WCSP)方面轉(zhuǎn)移。對(duì)于SCM(single chip module)來說，由裝入單個(gè)芯片變成sip和MCM。也就是說，目前則由二維安裝變?yōu)槿S安裝。

關(guān)于邏輯電路方面用的封裝技術(shù)，首先是必須滿足芯片尺寸、焊盤數(shù)、端子數(shù)、功耗等器件所具有的特征，而且還要滿足搭載器件的電子設(shè)備的要求。另外，在低成本和標(biāo)準(zhǔn)化方面的要求也較高。其中一部份，諸如接口的快速器件以及核的頻率快速的器件等，正在積極開發(fā)適于高功耗的封裝技術(shù)。目前，對(duì)于邏輯用的封裝技術(shù)的要求將越來越高。

關(guān)于存儲(chǔ)器用的封裝技術(shù)，盡管其器件的集成度上升很快，在不斷進(jìn)行技術(shù)革新的同時(shí)，芯片面積不斷擴(kuò)大并經(jīng)反復(fù)縮小，然而其焊盤數(shù)量方面卻變化不太大。僅從存儲(chǔ)器件的工作頻率來看，2000年為400MHz，至2002年就很快上升到500-600MHz，為了適應(yīng)高速度，存儲(chǔ)器用的封裝從目前的引線鍵合迅速地向TAB和倒裝芯片安裝等的引線鍵合方面轉(zhuǎn)移。另外，采用CSP的趨勢(shì)有逐漸擴(kuò)大的傾向。使用單位存儲(chǔ)器的變少，大部分使用組件，由于空間少，必須采用CSP。必須實(shí)現(xiàn)由二維安裝向三維安裝的過渡。在管殼中有必要裝人2枚、3枚、4枚芯片。

作為封裝的趨勢(shì)，首先就要進(jìn)行引線框架技術(shù)革新，實(shí)行多管腳化。關(guān)于芯片級(jí)的CSP，有使用引線框架技術(shù)的CSP和使用有機(jī)基板的CSP等。另外，在CSP中也有圓片級(jí)的CSP等。

本文摘自《電子與封裝》

來源:0次