單片機的出現是計算機技術發(fā)展史上的一個里程碑，它使計算機從海量數值計算進入到控制領域。在單片機中，以8051系列最為經典，至今仍是最普及、廣泛使用的8位MUC架構。北界許多技術人員在其基礎上不斷進行性能擴展，使得805l系列芯片不斷完善，從而形成一個龐大的體系。在傳統(tǒng)的8051系列單片機中，設置了一組雙字節(jié)寄存器(數據指針DPTR)，用于訪問外接的64 KB數據存儲器和I／O接口電路；但在現今的8051單片機應用中，特別是在嵌入式系統(tǒng)中，往往涉及大規(guī)模的數據轉移操作，而傳統(tǒng)805l的一組數據指針使用起來則顯得捉襟見肘，因此若在8051設計中將數據指針設計為兩組或多組，則在執(zhí)行大規(guī)模數據轉移操作時會相當簡便、迅速。在這種背景下，本文首先以數據轉移執(zhí)行效率為衡量標準，分析了DPTR擴展的意義，并在Oregano公司的MCS8051核上實現了DPTR擴展。

1 DPTR擴展意義
    為描述8051中的DPTR擴展的意義，我們針對實現大規(guī)模數據轉移，分別對DPTR擴展前后作了對比。為使對比更加清晰明了，提出了數據轉移執(zhí)行效率的概念。
    數據轉移執(zhí)行效率v定義為進行單字節(jié)數據轉移所耗費的機器周期數，即XXXX其中，n表示所轉移數據字節(jié)數；t表示所耗費的機器周期，可設定其單位為字節(jié)／機器周期。
    在未進行DPTR擴展的8051中，可通過設置地址緩沖區(qū)的方法來實現大規(guī)模的數據轉移。具體的例程如下：

   
    在此例程中，50H、5lH用于存放數據源地址s_adr(s_adrh為高字節(jié)，s_adrl為低字節(jié))，52H、53H用于存放數據目的地址t_adr(t_adrh為高字節(jié)，t_adr1為低字節(jié))，實現將源地址起始64字節(jié)數據轉移至目的地址。在8051中，執(zhí)行”字節(jié)數據移位操作耗費(14+28×n+2)個機器周期，數據轉移執(zhí)行效率為v=n/(14+28×n+2)。在本例程中，n為64，計算得出共需耗費1 808個機器周期，執(zhí)行效率v約為O．0354字節(jié)／機器周期，而且在此實現方法中需占用8051的4個片內存儲器(RAM)單元。
    如8051中擁有兩組DPTR，并可通過特殊指令來實現DPTR選取?？稍O定SETDPTR0指令表示選取DPTR0，SETDPTRl指令表示選取DPTRl，#s_adr表示數據源地址，#t_adr表示數據目的地址，則程序可設計為：

   
    程序中，對于特殊指令SETDPTR0和SETDPTRl，可通過設置特殊功能寄存器(SFR)以表示DPTR狀態(tài)，并對此SFR進行操作，以實現DPTR選取。因此DPTR選取指令可由3字節(jié)指令實現，則在兩組DPTR情況下執(zhí)行大規(guī)模數據轉移需耗費(14+12×n+2)個機器周期，數據轉移執(zhí)行效率為v=n／(14+12×n+2)。在本例程中，執(zhí)行64字節(jié)數據轉移需耗費784個機器周期，執(zhí)行效率約為0．085 64字節(jié)／機器周期。
    通過以上對比發(fā)現，擁用兩組DPTR的8051比傳統(tǒng)8051在大規(guī)模數據傳輸時的數據轉移執(zhí)行效率比為(14+28×n+2)／(14+12×n+2)。由圖1可知，隨著所轉移數據量的不斷加大，即n值增大時，執(zhí)行效率比也不斷增大，且最后趨近于2．33。

    經過以上分析得出：在805l中設置兩組DPTR將會使其在數據轉移執(zhí)行效率上有很大提高。從資源占用方面考慮，使用擴展DPTR的方式來實現數據轉移，僅需在8051中添加一個SFR，因此在805l中實現DPTR擴展，可在資源占用很少的條件下，明顯加快數據轉移速率。這對于在嵌入式系統(tǒng)應用中，進行大規(guī)模數據轉移意義重大。

2 具體設計實現
    在8051中對DPTR實現擴展，首先需要對DPTR的相關指令進行分析，再確定對其進行擴展會影響到哪些指令操作；并根據其所涉及的指令，分析相應的模塊，最后針對各模塊分別進行設計修改。
2.1 相關指令分析
    在8051標準指令集的111條指令中，與DPTR有關的指令共有5類，分別為：
    ①程序存儲器查表指令，“MOVC A，@A+DPTR”；
    ②片外RAM傳送指令，“MOVX A，@DPTR”和“MOVX@DPTR，A”；
    ③寄存器數據傳送指令，即可對DPTR進行讀寫操作，在8051中DPTR由DPFI(DPTR高8位字節(jié))和DPL(DPTR低8位字節(jié))構成，且DPH和DPL與一般的SFR一樣，都可作為寄存器進行讀寫、壓棧等操作；
    ④程序轉移指令，“JMP@A+DPTR”；
    ⑤運算指令，可分別對DPH和DPL進行運算操作。
    通過對以上與DPTR相關的5類指令分析可知：第③類指令和第⑤類指令是將DPTR作為SFR進行操作的。第①類指令和第④類指令都是DPTR與PC指針進行的數據傳送操作；第②類指令是對片外RAM地址寄存器進行的數據傳送操作。因此，DPTR的操作具體涉及8051中以下3個模塊：SFR讀寫模塊、PC指針模塊及片外RAM地址模塊，故對DPTR的擴展也在這3個模塊中進行。
2．2 具體模塊設計
    對于DPTR狀態(tài)寄存器可設為dptr_sel，通過對DPTR狀態(tài)標志位dps操作，實現DPTR選取。當dps=0時，選取DPTR0當dps=1時，選取DPTRl。在805l中，DPTR分別由DPH和DPL組成，因此對DPTR的選取實際上是對特殊功能寄存器DPH0、DPLO和DPHl、DPLl的選取。
    基于以上的設計思路，筆者分別在涉及DPTR操作的3個模塊中進行了相應的修改。本設計所選用MCS8051核由VHDL語言設計，完全兼容標準8051指令集。
    在SFR讀寫模塊中，應針對讀、寫模塊分別進行修改。通過分析MCS8051設計代碼可知，對于DPTR的讀操作，是通過將DPTR中數據傳送給數據暫存寄存器S_REGDATA，再通過對S_REGDATA進行讀操作來實現的，因此可在進行DPTR數據暫存前，利用選擇位dps來對DPTR進行選取。具體示意如圖2所示。

    在對DPTR進行寫操作時，實際上是對DPH和DPL進行操作(DPH地址為83H，DPL地址為82H)，因此對DPTR進行寫操作時需對DPH和DPL分別進行操作。在MCS8051中對SFR的寫操作，實際上是先將要寫入的數據暫存在S_DATA寄存器中，再通過將S_DATA數據分別寫入DPH和DPL來實現的。因此可在S_DATA數據寫入前對DPTR0和DPTRl進行選擇判斷，來實現對DPTR0和DPTRl的寫操作，即dps=l時，將S_DATA數據寫入DPHl和DPLl；dps=0時，將S_DATA數據寫入DPH0和DPLO，具體結構如圖3所示。
    在PC指針模塊和片外RAM地址模塊中，由于也是涉及DPTR的讀操作，因此該模塊的修改與SFR讀模塊中的修改類似，也是利用dps來實現DPTR0、DPTRl的選取。

3 仿真測試
    在MCS8051中，針對以上3個模塊分別作了修改，將DPTR擴展為兩組，通過對DPTR_SEK(設定為SFR的E1H)中DPTR狀態(tài)標志位dps進行操作，來實現對DPTR0和DPTRl的選取，并利用仿真軟件Modelsim6．0進行了仿真測試。由于在實現DPTR擴展時主要針對SFR讀寫模塊、PC指針模塊和片外RAM地址模塊這3個模塊進行了修改，因此對于DPTR擴展的仿真測試也分3個模塊進行。
3．1 針對SFR讀寫模塊的測試
    該模塊的測試主要為測試DPTR0和DPTRl的數據傳輸。首先對DPTR狀態(tài)標志dps位進行操作，分別選取DPTR0和DPTRl；其次分別對其進行寫操作；最后將DPTR0和DPTRl中數據值依次輸出寄存器A中。具體波形如圖4所示。

    由圖4可知，在執(zhí)行指令75E100前后(即將dps復位，選取DPTR0)，DPH和DPL輸出(執(zhí)行指令E583，E582)到寄存器A中的值不同。指令75E100執(zhí)行前DPH輸出為55，DPL輸出為66，執(zhí)行后輸出分別為11和22，因此表明通過dps進行DPTR選取，讀寫操作無誤，即對SFR讀寫模塊的修改無誤。
3．2 針對PC指針的數據查表測試
    針對此模塊，進行了一個查表測試，即向DPTR0和DPTRl中分別寫入datal和data2兩個數據表的地址；而后利用dps選取DPTR0和DPTRl，再分別對其進行數據查表輸出。具體波形如圖5所示。

    選取DPTRl(已存入data2地址，執(zhí)行指令75E180)后，將寄存器A清零(執(zhí)行指令7400)，并將查表數據輸出(執(zhí)行指令93)，輸出數據為11H；而后選取DPTR0，再次將寄存器A清零，并進行查表輸出，輸出數據為44H。對比可發(fā)現輸出數據與表中數據一致。由此表明，通過dps選取DPTR0和DPTRl，進行數據查表操作無誤，即對PC指針模塊的修改無誤。
3．3 片外RAM數據讀寫測試
    對于片外RAM數據讀寫測試，即大規(guī)模數據轉移，測試方案為：首先將DPTR0和DPTRl中分別寫入地址actr0和adrl，再分別對這兩個地址寫人數據，最后將這兩個地址的數據通過DPTRO和DPTRl讀出，將讀出的結果與寫入結果對比，具體測試波形如圖6所示。

    將dps置位(執(zhí)行指令75E180)選取DPR1后，將片外RAM中adrl數據讀出，輸出數據為77H；將dps復位(執(zhí)行指令75E100)選取DPTR0后，將adr0數據讀出，輸出數據為44H。經對比可發(fā)現與所寫入的數據一致。由此可表明，通過dps選擇DPTR0和DPTRl對片外RAM進行數據讀寫無誤，即表明對片外RAM地址模塊的修改無誤。
3．4 FPGA仿真測試
    基于MCS805l這款8051微控制器，我們還進行了實際的FPGA仿真測試。首先利用RS232接口，在從計算機上將太規(guī)模數據接收并寫入到MCS8051片外RAM的地址adr0中；再利用例程2所給方法，進行大規(guī)模數據轉移，將數據轉移寫入到地址adrl中；最后通過RS232接口將adrl中數據發(fā)送到計算機。通過對比發(fā)送和接收的數據發(fā)現，筆者對于DPTR的擴展無誤。

結語
    通過擴展DPTR可使8051在大規(guī)模數據轉移時的執(zhí)行效率大大提高，這使得采用擴展805l作為微控制器的嵌入式系統(tǒng)，在大規(guī)模數據轉移時，其處理速度將大大提高。利用文中所闡述的方法也可將DPTR擴展為多組，但其具體應用意義尚需進一步探討。