時鐘源有LFXT1（低頻或高頻）,XT2（高頻）,DCO（數(shù)控）。
時鐘信號有ACLK(輔助時鐘),SMCLK(子系統(tǒng)時鐘),MCLK(系統(tǒng)時鐘)。

ACLK由LFXT1驅(qū)動;
SMCLK可由XT2,DCO之一驅(qū)動;
MCLK可由LFXT1,XT2,DCO之一驅(qū)動;
MSP430F449復(fù)位后,MCLK和SMCLK的驅(qū)動源為DCO,SMCLK=MCLK=32*ACLK=32*32768=1048576Hz。

fDCOCLK=Dx(N+1)xfACLK。
N的設(shè)置為SCFQCTL=N(N取值1~127);
D的設(shè)置為SCFI0=D(D取值FLLD_1,FLLD_2,FLLD_4,FLLD_8,即D=1,2,4,8),默認值D取2;
還要設(shè)置FLL_CTL0｜=DCOPLUS,D才會生效。

在寄存器FLL_CTL1里設(shè)置SMCLK,MCLK的時鐘驅(qū)動源。