隨著通信網(wǎng)絡(luò)的發(fā)展，光通信業(yè)務(wù)應(yīng)用廣泛。承載業(yè)務(wù)速率的準(zhǔn)確判別是電路設(shè)計(jì)中器件選取及網(wǎng)絡(luò)鏈路連接和建立的重要依據(jù)。隨著信號(hào)數(shù)據(jù)速率的急劇增加，要求高速信號(hào)的獲取精度越來(lái)越高，這就需要一種簡(jiǎn)單、準(zhǔn)確的識(shí)別方法。該設(shè)計(jì)以ADN2817作為核心器件?；謴?fù)已探測(cè)信號(hào)，并判決信息的采取，采用單片機(jī)讀取判決信息計(jì)算并輸識(shí)別結(jié)果。

2 ADN2817簡(jiǎn)介

ADN2817是ADI公司生產(chǎn)的一款可將數(shù)據(jù)速率從12.3 Mb／s～2.7 Gb／s的NRZ數(shù)據(jù)流中進(jìn)行恢復(fù)的時(shí)鐘恢復(fù)和數(shù)據(jù)重定時(shí)反向不歸零器件，可用于光網(wǎng)絡(luò)應(yīng)用中時(shí)鐘和數(shù)據(jù)恢復(fù)(CDR)，是ADI公司引腳兼容、連續(xù)可調(diào)速率CDR系列擴(kuò)展的低功耗產(chǎn)品，廣泛應(yīng)用于SONET OC-1／OC-3／OC-12、以太網(wǎng)、DTV以及WDM異頻雷達(dá)收發(fā)機(jī)，并適用于固定速率、多速率和連續(xù)調(diào)節(jié)速率的數(shù)據(jù)通信和電信應(yīng)用。ADN2817的光靈敏度比前一代的CDR產(chǎn)品提高1.5 dB；支持2-Wire、I2C外圍通信；串／并轉(zhuǎn)換器支持8位并行接口到FPGA或數(shù)字ASIC；可提供一半的時(shí)鐘速率的雙倍數(shù)據(jù)速率(DDR)，用于識(shí)別輸入信號(hào)數(shù)據(jù)速率的回讀數(shù)據(jù)速率。

ADN2817還具有以下特點(diǎn)：+3.3 V單電源；功耗低，為650 mW；可編程的LOS監(jiān)測(cè)；鎖相環(huán)失敗告警；工作溫度范圍-40℃～+85℃；儲(chǔ)存溫度范圍-65℃～+150℃：小型5 mm×5 mm 32引腳LFCSP芯片級(jí)封裝。

3 系統(tǒng)設(shè)計(jì)

3.1 系統(tǒng)框圖

系統(tǒng)硬件設(shè)計(jì)主要由光信號(hào)探測(cè)器、信號(hào)放大器、時(shí)鐘和數(shù)據(jù)恢復(fù)電路(CDR)、外圍控制電路4部分構(gòu)成。系統(tǒng)框圖如圖1所示，其中光信號(hào)探測(cè)器和信號(hào)放大器分別完成信號(hào)的光電轉(zhuǎn)化和信號(hào)放大，供CDR做數(shù)據(jù)源；以ADN2817為核心的CDR電路完成對(duì)時(shí)鐘、數(shù)據(jù)的恢復(fù)和時(shí)鐘速率的判別；外圍控制電路通過(guò)對(duì)ADN2817的讀寫和相應(yīng)運(yùn)算獲得信號(hào)速率。

輸入光信號(hào)經(jīng)過(guò)PIN管接收、O／E轉(zhuǎn)換后，先經(jīng)預(yù)放實(shí)現(xiàn)信號(hào)放大，一般輸出PECL電平，再通過(guò)PECL-CML電平轉(zhuǎn)換后，信號(hào)輸入至ADN2817。參考時(shí)鐘的精度要求在100 ppm以內(nèi)。

3.2 接口匹配電路

由于ADN2817的輸入電平是CML電平，而經(jīng)預(yù)放的電平是PECL電平，因此，接口之間需要電平轉(zhuǎn)換，阻抗匹配尤為重要，如圖2所示。

3.3 時(shí)鐘數(shù)據(jù)恢復(fù)電路

ADN2817的應(yīng)用電路如圖3所示，其中，外圍電路包括電源濾波、告警門限調(diào)節(jié)、環(huán)路濾波電容。外同電路簡(jiǎn)單，無(wú)須過(guò)多調(diào)節(jié)。限幅放大器內(nèi)部集成功率檢測(cè)器，LOS輸出用于指示輸入功率是否跌落到監(jiān)測(cè)門限以下。若檢測(cè)到低于監(jiān)測(cè)門限，則系統(tǒng)指示無(wú)光告警。RTH變阻器可調(diào)整信號(hào)無(wú)光告警的監(jiān)測(cè)范圍。CF1和CF2引腳間的濾波電容，要求其容量不能超出0.417μF±20％，且絕緣電阻應(yīng)大于300 MΩ。ADN2817的內(nèi)部參數(shù)通過(guò)外接微處理器，經(jīng)I2C控制口進(jìn)行配置，輸人數(shù)據(jù)、輸出數(shù)據(jù)、輸出時(shí)鐘的線路阻抗為50 Ω。另外，ADN2817的背面中心有裸露焊盤供散熱使用，電路板布局時(shí)可作熱焊盤，由過(guò)孔接地。

4 系統(tǒng)軟件設(shè)計(jì)

4.1 內(nèi)存地址分配

ADN2817內(nèi)置兩個(gè)8位受控地址用于讀、寫操作。其地址分配方式及初始化值如圖4所示，讀、寫命令字節(jié)設(shè)置如圖5、圖6所示。

4.2 數(shù)據(jù)讀取及計(jì)算方法

當(dāng)外部單片機(jī)控制ADN2817內(nèi)存時(shí)，首先單片機(jī)發(fā)送一個(gè)通信建立信號(hào)，指示后面為數(shù)據(jù)串。ADN2817以MSB到LSB的順序向單片機(jī)輸出數(shù)據(jù)。單片機(jī)接收并判斷數(shù)據(jù)是否傳送完畢。數(shù)據(jù)傳送結(jié)束后，ADN2817復(fù)位等待接收后續(xù)命令。

計(jì)算信號(hào)的速率：

其中，F(xiàn)REQ[22：0]由FREQ2[6：0](MSB)，F(xiàn)REQ1[7：0]，F(xiàn)REQ0[7：0](LSB)構(gòu)成；

fDATARATE是信號(hào)速率(b／s)；fREFCLK是REFCLK(參考時(shí)鐘)頻率(Hz)；SEL_RATE是由CTRLA[7：6]設(shè)置，其值根據(jù)REFCLK由用戶設(shè)定。

4.3 程序設(shè)計(jì)流程圖

目前單片機(jī)C語(yǔ)言開(kāi)發(fā)比較流行，因此建議使用C語(yǔ)言開(kāi)發(fā)單片機(jī)程序。圖7為信號(hào)速率判別程序流程圖。

5 結(jié)束語(yǔ)

基于ADN2817的光信號(hào)速率自動(dòng)識(shí)別系統(tǒng)精度高、穩(wěn)定可靠，實(shí)現(xiàn)小型化、攜帶方便，且功耗低，成本小，穩(wěn)定性高，抗干擾能力強(qiáng)。