O 引言
    現代雷達和通訊系統中的電磁環(huán)境越來越復雜。為了保證系統控制命令的準確下發(fā)，提高控制信號的抗干擾能力，并兼顧降低系統功耗，可采用串行LVDS信號格式來設計轉發(fā)電路。

1 終端處理系統的構成
    某終端處理系統需對前級五臺接收機實施工作狀態(tài)的控制。終端設備控制命令字是采用28bit串行LVDS信號發(fā)射的，五臺接收機收到控制命令字后各自對命令進行譯碼，然后再執(zhí)行相應的動作。錯誤的動作會導致接收機上報終端設備的實測數據出錯，因而在終端設備和五臺接收機之間有一臺信號轉發(fā)器，以用于將終端設備的控制命令字轉發(fā)給五臺接收機，同時將接收機上報的實測數據(也是串行LVDS信號格式)轉發(fā)給由終端處理機、終端錄取機和顯控計算機等組成的終端設備，其系統構成如圖1所示。

    由于進出信號轉發(fā)器的信號類型較多，而且電源分機的+28V、±12V、±5V供電也要經信號轉發(fā)器供給其它接收機，因此，信號轉發(fā)器內部的電磁環(huán)境非常復雜。本文主要介紹終端設備控制命令字的下發(fā)通路，即對信號轉發(fā)器中28 bit串行LVDS命令字轉發(fā)電路的設計加以論述。

2 芯片選擇
    終端設備控制命令字可由SN65LVDS93芯片將28 bit并行格式轉變?yōu)?8 bit串行LVDS格式向外發(fā)射。該芯片可將28 bit數據分為四組，每組7 bit串行LVDS信號，再加上一組7倍于并行數據時鐘的LVDS時鐘信號，共有五組LVDS信號。圖2所示是SN65LVDS93芯片的功能框圖。該終端處理系統約定的系統時鐘是20 MHz，因此，7 bit串行LVDS信號的傳輸率是7x20=140 Mbps。而要把每組LVDS串行信號一分五分發(fā)到五臺接收機，且接收端每臺接收機收到的五組LVDS串行信號在時序上要保持一致，即每組時序都如圖3所示。這樣才能保證五臺接收機收到的命令在時間軸上是一致的，從而保證命令碼中的控制動作一致。

    經三版設計調整，最終選用了TI公司的SN65LVDSl08來完成一分五的轉發(fā)。該器件是八端口的LVDS轉發(fā)器(即一分八)，數據傳輸率可達400 Mbps，每一路驅動輸出都有獨立控制，同時還有一個全局控制。它的低功耗、低噪聲輻射，抗干擾能力強，切換速度快，體積小巧，可兼容LVDS、PECL、LVPECL、LVTTL、INCMOS等多種信號格式。本信號轉發(fā)器使用了SN65LVDSl08后，為徹底解決電磁兼容性問題提供了硬件保障，并經環(huán)境試驗驗證，產品合格。

3 電路設計
    本信號轉發(fā)器實際使用了SN65LNDSl08的六個輸出端口，除五路輸出到五臺接收機的接收端口外，另有一路專用于對28 bit控制命令字進行監(jiān)視，以便于系統自檢。圖4是圖2中YOP和YOM這對7 bit LVDS命令碼一分六的電路設計圖，其中在Altium Designer 6中一對差分線的網絡名要以_P和_N做后綴來表示正和負，并且要加上差分對標記才能在PCB中差分走線，所以SN65LVDSl08輸入端A和B連接的信號YOP和YOM的網絡名就取為Y0_P和Y0_N了。其YlP和Y1M、Y2P和Y2M、Y3P和Y3M、CLKOUTP和CIXOUTM一分六的電路設計圖與之類似。A和B是SN65LVDS108輸入的正、負端，輸出的八路A～H，每路都有Y和Z對應的正和負，同時，輸入端還有對這八路控制開關的ENA～ENH，其中ENM是全局控制，可以對八路輸出同時開關。SN65LVDS108不用的兩路B和C，應在輸入端將ENB和ENC接地以禁止輸出。這樣，每個SN65LVDS108對應一組輸入、六組輸出共七組LVDS串行信號，五個SN65LVDS108對應著三十五組LVDS串行信號。在系統原理圖部分設計好后，PCB設計中如何布好LVDS信號傳輸線路，以充分發(fā)揮該信號的技術優(yōu)點，從而優(yōu)化系統設計就顯得尤為重要了。

4 PCB布線設計
    LVDS信號的PCB布線總原則是阻抗匹配。差分阻抗的不匹配會產生反射，也會削弱信號并增加共模噪聲，PCB線路上的共模噪聲因得不到差分線路磁場的抵消而會產生電磁輻射。印制板面積不大，因機箱形狀的限制是狹長的一塊，在這樣一塊印制板上只能利用其中一塊80mmx100mm區(qū)域來完成這三十五組LVDS串行信號線的分布，因此，信號線是非常擁擠的。在這么緊湊的空間里需要把握的布局布線原則如下：
    (1)LVDS信號與TTL信號應相互隔離，最好放在不同層上，之間由電源層或地層隔離；
    (2)LVDS信號盡量不要有過孔，跨平面分割會造成阻抗不連續(xù)；
    (3)差分對內要保持間距一致、平行走線，線間距最好小于等于線寬；
    (4)差分對間最好保持對內間距的1O倍以上，差分對間應放置隔離用的接地過孔；
    (5)SN65LVDS108要盡可能靠近接插件，連線距離越短越好；
    (6)差分對等長走線以防止信號間相位差導致的電磁輻射；
    (7)使用100Ω表貼電阻靠近SN65LVDS108輸入端放置，來匹配傳輸線的差分阻抗；
    (8)應避免90°走線，可使用圓弧或45°折線；
    (9)LVDS和TTL電平的電源層、地層要分開。
    在PCB設計過程中，印制板如何準確分層、元器件如何科學布局、LVDS信號傳輸線路如何合理走線等問題是設計的核心。綜合考慮以上幾條原則，經過精心地推敲、反復地試驗，該信號轉發(fā)器中該信號轉接板由第一版時的八層板(從上到下依次為LVDS信號層、LVDS電平地層、LVDS信號層、LVDS電平電源層、TTL電平地層、TTL信號層、TTL電平電源層、TTL信號層，共八層)改為第三版時的四層板，即從上到下依次為LVDS信號層、電源層(分割成LVDS電平電源和TTL電平電源兩塊)、地層(分割成LVDS電平地和TTL電平地兩塊)和TTL信號層共四層；轉接板的接插件也徹底更改，由第一版時所有的輸入、輸出信號由一個210芯長插座進出，改為第三版時按類型區(qū)分信號并由多個插座進出；在LVDS信號走線時就近功能芯片和接插件，無過孔、不跨層，遠離晶振等輻射源。最終第三版轉接板中的終端設備控制命令字下發(fā)通路這部分的頂層零件圖如圖5中的虛線框內所示。

    在圖5所示的零件圖中，縱軸上方是兩個接插件，其左右分布著5個SN65LVDSl08(左邊3個、右邊2個)，從接插件進到印制板上來的7 bitLVDS命令碼YOP和YOM、Y1P和Y1M、Y2P和Y2M、Y3P和Y3M以及LVDS時鐘CL,KOUTP和CLKOUTM五組LVDS信號輸入到5個SN65LVDSl08的A和B，終端負載100Ω表貼電阻就近跨接在A和B線上，且這5組LVDS信號線等長。對應這五組輸入的5個SN65LVDSl08芯片的輸出端有5x5共25組LVDS信號輸出到接插件后再流出印制板，這25組LVDS信號線等長。每個SN65LVDSl08的輸出端還有一組LVDS信號連接到縱軸下方的SN65LVDS94，該SN65LVDS92是TI公司的接收器，可將接收的28 bit串行LVDS格式轉變?yōu)?8 bit并行格式，以用于把串行命令字解碼成并行信號，以便后續(xù)電路檢測命令的傳輸和編解碼是否出錯，這5組LVDS信號線等長。除了在印制板PCB設計時綜合考慮上述幾項原則以外，在生產工藝上還需要求印制板生產廠家嚴格控制差分阻抗匹配為100Ω左右。最后的第三版成品板不僅縮減了成本(由八層板改為四層板)，還擺脫了長期困擾的電磁兼容性問題，第一版印制板一通電就會在地線上疊加八九百毫伏的噪聲信號，芯片滾燙、信號轉發(fā)器不能正常工作；而第三版時的所有信號都非?！案蓛簟?。該信號轉發(fā)器為系統發(fā)揮著巨大功用，即使在低溫一40℃、高溫+55℃的苛刻環(huán)境中也照樣正常工作，順利通過了上級客戶的驗收。

5 結束語
    本系統由于上級客戶限定了接插件的廠家和類型，所以采用了帶自鎖螺釘的微距矩形連接器，這也是印制板調試過程中我們最擔心的瓶頸，好在本系統中LVDS信號的傳輸率是140Mbps(7 bitx20 M)和400 Mbps(20 bitx20M)兩種，目前選用的連接器可以正常工作。但從技術層面分析，高速差分連接器才是最佳選擇。
    多路串行LVDS信號轉發(fā)電路在雷達、通訊系統中有著廣泛的應用。本文為大家提供了具體的設計實例，對其工程實現也作了進一步分析。相信隨著半導體器件技術的不斷發(fā)展，新的轉發(fā)芯片會不斷涌現，器件的傳輸速度也會不斷升級，但萬變不離其宗，該電路的設計原理和原則仍將適用。