電路設計軟件越來越重要，因此學習電路設計軟件的人數(shù)越來越多。為增進大家對電路設計軟件的了解，本文將從多個方面對電路設計軟件protel予以講解，主要內(nèi)容在于闡述如何在電路設計軟件protel中新建原理圖文檔、protel元器件間距和安裝尺寸探討，以及介紹Protel到Allegro轉(zhuǎn)化的方法。

一、protel如何新建(創(chuàng)建)原理圖文檔

PROTEL如何創(chuàng)建新的原理圖(SCH)文檔呢，這是初學PROTEL需要學習的課題。下面我來詳細講解一下步驟及流程。

第一:file--new---目錄設置

如上圖，Browse處，可以自已設置想要創(chuàng)建文檔的路徑。

第二步:在如下圖的"Documents"里頭，右鍵---"new"

第三步：選擇你要創(chuàng)建的文檔，可以是SCH，PCB，Library,report,txt等文檔。

如上圖的位置還可以原理圖更改名稱。

二、protel設計之元器件的間距與安裝尺寸

(1)元器件的引腳間距

元器件不同，其引腳間距也不相同。但對于各種各樣的元器件的引腳間距大多都是：100mil(英制)的整數(shù)倍(1mil=l&TImes;10(-3立方)in=25.4&TImes;10(-6次方)m)，常將100mil作為1間距。

在PCB設計中必須準確弄清元器件的引腳間距，因為它決定著焊盤放置間距。對于非標準器件的引腳間距的確定最直接的方法就是：使用游標卡尺進行測量。常用元器件的引腳間距如圖所示。

常用元器件的引腳間距

a)DIP IC b)TO-92型三極管 c)1/4w型電阻器 d)某微調(diào)電阻

(2)元器件的安裝尺寸

是根據(jù)引腳間距來確定焊孔間距。它有軟尺寸和硬尺寸之分。軟尺寸是基于引腳能夠彎折的元器件，故設計該類器件的焊接孔距比較靈活;而硬尺寸是基于引腳不能彎折的元器件，其焊接孔距要求相當準確。設計PCB時，元器件的焊孔間距的確定可用CAD軟件中的標尺度量工具來測量。

三、99 se之PLD設計

Protel Advanced PLD是融合于Protel集成開發(fā)環(huán)境的一個高效、通用的可編程邏輯器件設計工具，為邏輯器件設計提供了許多方便快捷的設計手段。

Protel Advanced PLD包含三個專為PLD設計工作定制的EDA/Client服務器：文本專家─ 具有語法認識功能的文本編輯器;PLD─ 用來編譯和仿真設計結(jié)果;Wave─ 用來觀察仿真波形。

具體特點如下：

. 方便的文本專家和語法幫助器;

. 支持多種設計描述方法： 布爾方程式、狀態(tài)機和真值表;

. 支持從原理圖輸入并直接編譯;

. 支持從原理圖輸入PLD設計，并對原理圖直接進行編譯，生成標準的JEDEC文件;

. 與器件無關的高級CUPL硬件描述語言;

. 快速強大的編譯器;

. 方便直觀的仿真波形編輯器;

. 產(chǎn)生JEDEC工業(yè)標準的下載文件;

. 廣泛的器件支持。

四、Protel到Allegro轉(zhuǎn)化的方法

在這過程當中碰到的問題大致可分為兩種：一是設計不很復雜，設計師只想借助Cadence CCT的強大自動布線功能完成布線工作;二是設計復雜，設計師需要借助信噪分析工具來對設計進行信噪仿真，設置線網(wǎng)的布線拓撲結(jié)構等工作。

對于第一種情況，要做的轉(zhuǎn)化工作比較簡單，可以使用Protel或Cadence提供的Protel到CCT的轉(zhuǎn)換工具來完成這一工作。對于第二種情況，要做的工作相對復雜一些，下面將這種轉(zhuǎn)化的方法作一簡單的介紹。

Cadence信噪分析工具的分析對象是Cadence Allegro的brd文件，而Allegro可以讀入合乎其要求的第三方網(wǎng)表，Protel輸出的Telexis格式的網(wǎng)表滿足Allegro對第三方網(wǎng)表的要求，這樣就可以將Protel文件注入Allegro。

首先，Allegro第三方網(wǎng)表在$PACKAGE段不允許有“.”;其次，在Protel中，我們用BasName[0:N]的形式表示總線，用BasName[x]表示總線中的一根信號，Allegro第三方網(wǎng)表中總線中的一根信號的表示形式為Bas NameX，讀者可以通過直接修改Protel輸出的Telexis網(wǎng)表的方法解決這些問題。

Allegro在注入第三方網(wǎng)表時還需要每種類型器件的設備描述文件Device.txt文件，它的格式如下：

Package： package type

Class： classtype

Pincount： total pinnumber

Pinused： 。..

其中常用的是PACKAGE，CLASS，PINCOUNT這幾項。PACKAGE描述了器件的封裝，但Allegro在注入網(wǎng)表時會用網(wǎng)表中的PACKAGE項而忽略設備描述文件中的這一項。CLASS確定器件的類型，以便信噪分折，Cadence將器件分為IC，IO，DISCRETE三類。PINCOUNT說明器件的管腳數(shù)目。對于大多數(shù)器件，Device.txt文件中包含有這三項就足夠了。

有了第三方網(wǎng)表和設備描述文件，我們就可以將Protel中原理圖設計以網(wǎng)表的形式代入到Cadence PCB設計軟件中，接下來，設計師就可以借助Cadence PCB軟件在高速高密度PCB設計方面的強大功能完成自己的設計。

如果已經(jīng)在Protel作了PCB布局的工作，Allegro的script功能可以將Protcl中的布局在Allegro中重現(xiàn)出來。在Protel中，設計師可以輸出一個Place & Pick文件，這個文件中包含了每個器件的位置、旋轉(zhuǎn)角度和放在PCB頂層還是底層等信息，可以通過這個文件很方便的生成一個Allegro的script文件，在Allegro中執(zhí)行這個script就能夠重現(xiàn)Protel中的布局了，下面給出了完成Place & Pick文件到Allegro Script文件轉(zhuǎn)化的C++代碼，筆者使用這段代碼，僅用了數(shù)分鐘就將一個用戶有800多個器件的PCB板布局在Allegro重現(xiàn)出來。

以上便是此次小編帶來的“電路設計軟件”相關內(nèi)容，希望大家對本文介紹的內(nèi)容具備一定的了解。如果你喜歡本文，不妨持續(xù)關注我們網(wǎng)站哦，小編將于后期帶來更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!