加州山景城2020年6月2日 /美通社/ --

摘要：

• TensorFlow Lite for Microcontrollers端口可連接到新思科技的DSP增強型DesignWare ARC EM和 HS處理器，支持在資源受限的邊緣設(shè)備上部署各種機(jī)器學(xué)習(xí)應(yīng)用
• 新的內(nèi)存效率框架和優(yōu)化的embARC機(jī)器學(xué)習(xí)推理軟件庫，可提高5倍以上的神經(jīng)網(wǎng)絡(luò)軟件性能

新思科技（Synopsys,Inc., 納斯達(dá)克股票代碼：SNPS）今天宣布為谷歌的TensorFlow for Microcontrollers軟件提供支持，該軟件已針對新思科技的DSP增強型DesignWare^® ARC^®處理器IP進(jìn)行了優(yōu)化。TensorFlow Lite for Microcontrollers軟件可在只有千字節(jié)的內(nèi)存受限設(shè)備上運行，并為喚醒詞檢測、手勢分類和圖像分類等應(yīng)用部署機(jī)器學(xué)習(xí)模型。TensorFlow Lite for Microcontrollers與ARC處理器IP相結(jié)合，使人工智能和低功耗物聯(lián)網(wǎng)設(shè)備的開發(fā)人員能夠在邊緣高效部署機(jī)器學(xué)習(xí)推理功能，降低網(wǎng)絡(luò)連接的延遲影響。 

Himax Technologies總裁兼首席執(zhí)行官Jordan Wu表示：“我們的WiseEye WE-I Plus ASIC平臺，面向的是具有AI智能傳感功能的電池供電型智能設(shè)備，需要非常節(jié)能的處理器解決方案。新思科技的DSP增強型ARC處理器支持TensorFlow Lite for Microcontrollers等熱門機(jī)器學(xué)習(xí)框架，有助于簡化和加快各種語音、圖像和信號處理應(yīng)用的開發(fā)?！?

谷歌技術(shù)主管Pete Warden稱：“TensorFlow Lite for Microcontrollers軟件使開發(fā)人員能夠快速生成機(jī)器學(xué)習(xí)模型，以便在低功耗設(shè)備上輕松部署神經(jīng)網(wǎng)絡(luò)。通過使用這款已針對新思科技ARC處理器優(yōu)化的軟件，用戶能夠在資源受限的設(shè)備上高效開發(fā)語音、手勢分類及其他機(jī)器學(xué)習(xí)應(yīng)用?！?/p>

TensorFlow Lite for Microcontrollers連接到ARC處理器的端口采用embARC機(jī)器學(xué)習(xí)推理(MLI)軟件庫，該軟件庫支持所有DSP增強型ARC EM和HS處理器，目前包括超低功耗的ARC EM5D、EM7D、EM9D和 EM11D 處理器以及高性能ARC HS45D和HS47D處理器。MLI軟件庫提供一組優(yōu)化的基本內(nèi)核，用于中小型機(jī)器學(xué)習(xí)模型的有效推理，這些內(nèi)核的性能與TensorFlow Lite for Microcontrollers參考內(nèi)核相比提高了5倍以上。作為一款免費的開源軟件，embARC MLI通過embARC.org網(wǎng)站提供。

新思科技IP和戰(zhàn)略營銷高級副總裁John Koeter說：“電源效率和性能是在邊緣設(shè)備上安裝機(jī)器學(xué)習(xí)功能的關(guān)鍵要求。針對新思科技 DSP增強型ARC EM和ARC HS處理器優(yōu)化TensorFlow Lite for Microcontrollers軟件的端口，使開發(fā)人員能夠加快為基于ARC處理器的AI和物聯(lián)網(wǎng)嵌入式芯片設(shè)計部署設(shè)備端機(jī)器學(xué)習(xí)推理功能?！?/p>

上市和資源

• 針對DesignWare DSP增強型ARC EM處理器優(yōu)化的TensorFlow Lite for Microcontrollers 軟件目前可通過github中的TensorFlow Lite for Microcontrollers軟件庫獲取。
• 針對DesignWare DSP增強型ARC HS處理器優(yōu)化的TensorFlow Lite for Microcontrollers軟件將于2020年第三季度推出。

DesignWare IP核簡介
新思科技是面向芯片設(shè)計提供高質(zhì)量硅驗證IP核解決方案的領(lǐng)先供應(yīng)商。DesignWare IP核組合包括邏輯庫、嵌入式存儲器、嵌入式測試、模擬IP、有線和無線接口IP、安全I(xiàn)P、嵌入式處理器和子系統(tǒng)。為了加速原型設(shè)計、軟件開發(fā)以及將IP整合進(jìn)芯片，新思科技IP Accelerated計劃提供IP原型設(shè)計套件、IP軟件開發(fā)套件和IP子系統(tǒng)。新思科技對IP核質(zhì)量的廣泛投資、全面的技術(shù)支持以及強大的IP開發(fā)方法使設(shè)計人員能夠降低整合風(fēng)險，并加快上市時間。垂詢DesignWare IP核詳情，請訪問https://www.synopsys.com/designware。

新思科技簡介
新思科技（Synopsys, Inc. , 納斯達(dá)克股票代碼：SNPS）是眾多創(chuàng)新型公司的 Silicon to Software?（“芯片到軟件”）合作伙伴，這些公司致力于開發(fā)我們?nèi)粘Ｋ蕾嚨碾娮赢a(chǎn)品和軟件應(yīng)用。作為全球第 15 大軟件公司，新思科技長期以來一直是電子設(shè)計自動化（EDA）和半導(dǎo)體IP領(lǐng)域的全球領(lǐng)導(dǎo)者，并且在軟件安全和質(zhì)量解決方案方面也發(fā)揮著越來越大的領(lǐng)導(dǎo)作用。無論您是創(chuàng)建高級半導(dǎo)體的片上系統(tǒng)（SoC）設(shè)計人員，還是編寫需要最高安全性和質(zhì)量的應(yīng)用程序的軟件開發(fā)人員，新思科技都能夠提供您所需要的解決方案，幫助您推出創(chuàng)新性的、高質(zhì)量的、安全的產(chǎn)品。有關(guān)更多信息，請訪問www.synopsys.com。

編輯聯(lián)系人：

Camille Xu
新思科技
電郵：wexu@synopsys.com 

Kelly James
新思科技
電郵：kellyj@synopsys.com

相關(guān)鏈接 :

http://www.synopsys.com

https://www.synopsys.com